四二十四进制计数器设计.docVIP

实验4二十四进制计数器设计 一 实验目的 1 2．掌握简单逻辑电路的设计方法与功能仿真技巧。 学习使用VHDL语言进行二进制的设计二. 实验仪器设备 1 PC机，1台 2 ＱuartusII系统，1套 --输入信号 --输出信号--敏感信号 --测试时钟上升沿 IF q1 0010 then --高位为2时 if q0 0011 then q0: 0000;Q1: 0000; --低位为3时，高低位均清零 elsif q0 1001 then q0: 0000;Q1: q1+1; --低位为9时，低位清零，高位加1 else q0: q0+1; --否则低位计数加1 end if; else if q0 1001 then q0: 0000;Q1: q1+1; else q0: q0+1; end if; end if; end if; Q Q1Q0; --并置操作，获得二维矢量数据类型 六. 实验仿真图形