第四章(107-124).doc

第 四 部 分 i spPAC 软 件 简 介 第 一 节 i spPAC 软 件 简 介 1992年美国 Lattice 公司发明了在系统可编程技术 In-System Programmability ，彻底改变了传统数字电子系统的设计和实现方法，开创了数字系统设计的里程碑。在21世纪来临的前夕，1999年11月，Lattice公司又推出了在系统可编程模拟电路 In-System Programmability Programmable Analog Circuits ， 翻开了模拟电路设计方法的新篇章。为电子设计自动化 EDA 技术的应用开拓了更广阔的前景。与数字的在系统可编程大规模集成电路 ispLSI 一样，在系统可编程模拟器件允许设计者使用开发软件在计算机中设计、修改模拟电路，进行电路特性模拟，最后通过编程电缆将设计方案下载至芯片中。在系统可编程器件可实现三种功能： 1 信号调理 2 信号处理 3 信号转换。 信号调理主要是能够对信号进行放大、衰减、滤波。信号处理是指对信号进行求和、求差、积分运算。 信号转换是指能把数字信号转换成模拟信号。 现已推出了三种器件: ispPAC10，ispPAC20 和 ispPAC80。 ispPAC的开发软件为PAC Designer， 对计算机的软、硬件配置要求如下: Windows 95,98, NT 16MB RAM 10MB 硬 盘 Pentium CPU 软件的主要特征: 输入方式—原理图输入 模拟—可观测电路的幅频和相频特性 支持的器件 ispPAC10、ispPAC20、ispPAC80 内含用于低通滤波器设计的宏 能将设计直接下载 第二节 在系统可编程模拟电路的结构 在系统可编程模拟电路提供三种可编程性能。 1 可编程功能：具有对模拟信号进行放大、转换、滤波的功能。 2 可编程互联：能把器件中的多个功能块进行互联，能对电路进行重构，具有百分之百的电路布通率。 3 可编程特性：能调整电路的增益、带宽和阈值。可以对电路板上的ispPAC器件反复编程，编程次数可达10000 次。把高集成度，精确的设计集于一片ispPAC器件中，取代了由许多独立标准器件所实现的电路功能。 图4.2.1 ispPAC10 内 部 结 构 框 图 图4.2.2 ispPAC10 内 部 电 路 ispPAC10器件的结构由四个基本单元电路，模拟布线池，配置存储器，参考电压，自动校正单元和ISP接口所组成。器件用5V单电源供电。基本单元电路称为PAC块 PACblock ，它由两个仪用放大器和一个输出放大器所组成，配以电阻、电容构成一个真正的差分输入，差分输出的基本单元电路，如图4.2.3所示。所谓真正的差分输入，差分输出是指每个仪用放大器有两个输入端，输出放大器的输出也有两个输出端。电路的输入阻抗为109 ，共模抑制比69dB，增益调整范围－10至＋10。PAC块中电路的增益和特性都可以用可编程的方法来改变，采用一定的方法器件可配置1至10000倍的各种增益。输出放大器中的电容CF有128 种值可供选择。反馈电阻RF可以断开或连通。器件中的基本单元可以通过模拟布线池 Analog Routing Pool 实现互联，以便实现各种电路的组合。 图4.2.3 ispPAC中的PAC块 PACblock 每PAC块都可以独立地构成电路，也可以采用级联的方式构成电路以实现复杂的模拟电路功能。图4.2.4表示了两种不同的连接方法。图4.2.4 a 表示各个PAC块作为独立的电路工作，图4.2.4 b 为四个PAC块级联构成一个复杂的电路。利用基本单元电路的组合可进行放大、求和、 积分、滤波。可以构成低通双二阶有源滤波器和梯型滤波器，且无需在器件外部连接电阻、电容元件。 b 图4.2.4 ispPAC10中不同的使用形式 ispPAC20 器件由两个基本单元电路PAC块、两个比较器、一个8位的D/A转换器、配置存储器、参考电压、自动校正单元和ISP接口所组成。其内部结构框图如图4.2.5 所示。 图 4.2.5 ispPAC20 内 部 框 图 图4.2.5 ispPAC20结构框图 图 4.2.6 ispPAC20内部电路 DAC PACell： 这是一个8位电压输出的DAC。接口方式可自由选择为：8位的并行方式；串行JTAG寻址方式；串行SPI寻址方式。在串行方式中，数据总长度为8位，D0处于数据流的首位，D7为最末位。DAC的输出是完全差分形式，可以与器件内部的比较器或仪用放大器相连，也可以直接输出。无论采用串行还是并行的方式，DAC的编码均为以下表格4.2.1所示。 表 4.2.1 DAC输出对应输入的编码 多路输入控制 : ispPAC