行政院科技顧問小組於8月中旬的「2006年產業科技策略.docVIP

晶片系統國家型科技計畫 節能應用晶片系統專案計畫 徵求計畫書說明 一、背景與目的 第二期晶片系統國家型科技計畫的規劃構想著重在開創新的產業與前瞻技術，奠定下一波產業躍昇的基礎，提昇國際競爭力。依據第二期晶片系統國家型計畫總體規劃書所提出『創造優質生活之兆級多元整合技術』 Heterogeneous Giga Scale Integration for Better Life 之執行主軸，呼應近年來節能減碳，綠色能源的需求，本專案擬推動創新的節能應用晶片系統之研發，推動跨領域創造優質的創新節能應用產品，成為台灣未來於國際競爭中的新核心競爭力。為達此目標，將以目標導向型研究計畫形式推動節能應用晶片系統專案。 本專案係由創新節能應用出發，運用研究團隊擁有之包括節能技術與積體電路/硬體設計等關鍵技術，研發一可實體展示且可呈現此一創新節能應用之系統雛型。此類計畫需要跨學科整合才能有效執行，故本專案計畫擬結合國科會工程處微電子、電力、控制及其他相關領域之研究人才，組成跨領域之研究團隊，進行節能應用晶片系統之開發研究。本專案計畫鼓勵以節能應用電力電子系統、節能應用智慧型 微 機電控制系統、綠色能源再生/傳輸/儲存等領域為應用之研究主題，針對相關的積體電路/硬體設計與系統整合與展示等項目進行整合之研究。 二、研究項目 計畫應先確立創新節能應用目標，根據該應用系統所需之技術展開，分別針對相關的系統整合與展示及積體電路/硬體設計等相關進行研究規劃，研究說明如下 系統與設備節能應用/整合 電力系統發電與輸配電之節能應用 能源產生/傳輸/儲存之節能應用 工廠與家庭用電與照明之節能應用 冷凍空調之節能應用 電力電子系統之節能應用 智慧型 微 機電控制系統之節能應用 電機控制之節能應用 自動化設備之節能應用 其他相關節能應用 積體電路/硬體設計 1 硬體開發平台 2 數位電路 訊號處理/運算電路/嵌入式處理器 3 射頻/類比/混合訊號電路 4 感測器/致動器 5 其他 三、計畫執行規範 執行之成效將著重期中 計畫執行18個月後 與期末 全程結束 實際系統展示及相關人才之培育、專利之申請等。其中實際系統展示應以計畫所建構之硬體為平台，並整合開發之軟體，呈現其設計之應用。亦即計畫進行步驟與研究方法須包括下列二要件 提出具創新性之應用並完成系統雛型整合與展示 自行開發所需硬體平台 無需所有硬體皆為自行開發之積體電路，惟亦須避免使用完全外購之硬體平台而無任何積體電路設計與實現 四、作業流程 97/09/26 計畫書申請截止 97/09/29～97/10/24 計畫書初審 97/10/27～97/11/14 計畫書複審 97/11/01 計畫開始執行 五、申請注意事項 計畫之研究主題必須具有前瞻性與創新性，產業界認同性高者尤佳。研究團隊總主持人需彙整所有主題內容成一本計畫書 若分成總計畫與子計畫多件計畫申請，恕不受理！ ，執行期限為三年 97/11/01 ~ 100/10/31 ，總主持人共同主持人至少3人，且計畫必須整合三項 含 以上之相關研究項目，並有詳細工作分配與主題的說明，且詳述期中查訪 計畫執行18個月後 與期末查訪時所將展示的整合系統 雛型 之展示規劃與技術規格，並明確說明節能之預期量化指標，另研究計畫技術內容 即表C012 以不超過80頁為原則。 計畫申請作業，請依國科會補助專題研究計畫辦法，研提正式計畫申請書 採線上申請 ，並由計畫總主持人所任職之機構於97年9月26日 五 前函送國科會申請 請彙整造冊後專案函送 ，逾期恕不受理。 計畫書撰寫時，請採用國科會專題研究計畫申請書格式，提出線上申請；並填寫計畫申請書時，計畫類別請點選「國家型科技計畫」、研究型別請點選「整合型計畫」、計畫歸屬請點選「工程處」、學門代碼名稱請點選「EW 晶片系統國家型計畫 」，以利作業。 獲補助執行本專案之研究計畫者，不得以相同計畫重複申請其他機構之研究經費補助。 已獲其他機構之研究經費補助者，亦不得以相同計畫申請本案。 計畫書之審查作業包括書面審查及會議審查，如有必要將安排計畫主持人簡報計畫構想及內容。 本計畫屬國科會一般專題研究計畫「數量管制 quota 」之範圍，專案核定通過後，將列為總主持人所執行之計畫件數，而共同主持人將不計執行件數。 六、專案推動工作小組： 專案召集人： 闕志達教授 台灣大學電機系 Tel： 02 3366-3545 E-mail：chiueh@cc.ee.ntu.edu.tw 曾敏慈小姐 專任助理 Tel： 02 3366-3509 E-mail：mintzu@cc.ee.ntu.edu.tw 計畫聯絡人： 潘敏治先生 國科會工程處 Tel： 02 2737-7983 E-mail：mcpan@n