《数字电子技术基础教学课件》3.8 组合逻辑电路的分析和设计.pptVIP

3.8 基于MSI组合逻辑电路的设计 上页 下页 后退 模拟电子 数字电子技术基础 上页 下页 返回 中规模集成器件因具有体积小、功耗低、速度高及抗干扰能力强等一系列优点而得到了广泛的应用。 在较复杂的数字逻辑电路设计中，以常用中规模集成电路和相应的功能电路为基本单元，取代门级组合电路设计中的基本单元，可以使设计过程大为简化。 基于MSI功能块级组合电路的设计方法已经成为工程技术人员必须掌握的一种非常重要的基本技能。 已知设计要求 划分功能框图 画逻辑电路图 3.8.1 设计步骤 设计功能块电路 检 验 3.8.2 设计举例 [例1] 设计一个在走廊上用3个开关控制一盏灯的逻辑电路，要求改变任何一个开关的状态都能改变灯的原有状态。 [解] 1 划分功能框图 设3个输入变量C、B和A代表3个开关，逻辑输出L代表灯的状态，L 1表示灯亮。 由于本题逻辑问题较简单，故只需一个功能块电路。 2 功能块电路设计 b. 写出逻辑函数 由于是单输出逻辑函数，用8选1MUX74LS151即可实现。 0 1 1 0 1 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 C B A L a. 根据题意列出真值表 取 D0 D3 D5 D6 0 D1 D2 D4 D7 1 3 逻辑电路图 74151 D1 D0 D2 D3 D5 D4 D6 D7 ST A1 A0 Y A2 L +VCC C B A D0 D3 D5 D6 0 D1 D2 D4 D7 1 思考题：试用下列MSI器件实现例1，画出逻辑图。 1.用4选1MUX实现。 2. 全加器实现。 3. 用3－8线译码器和最少量的门电路实现。 [例2] 试设计一个检测8421BCD码并将其进行四舍五入的电路。 [解] 1 划分功能框图 根据题目要求，选择输入输出逻辑变量并赋予逻辑值。 当A3A2A1A0≤1001时，BCD码检测输出L1 0； 当A3A2A1A0 1001时，L1 1； 当A3A2A1A0≤0100时，四舍五入输出L2 0； 当A3A2A1A0 0100时，L2 1。 设输入为A3A2A1A0，BCD码检测输出L1，四舍五入输出L2。 ① 检测BCD码，输出是L1； 故将逻辑问题划分为二个功能块电路： ② 四舍五入，输出是L2。 功能框图 2 设计功能块内部电路 a. 分析设计要求可知，本题目二个功能块电路都是要比较两个4位二值数码的大小，故可以选用中规模4位数值比较器MC14585B。 将比较器Ⅰ的输出端YA B作为BCD码检测输出端L1；比较器Ⅱ的输出端YA B作为四舍五入输出端L2。 将A3A2A1A0接入两片MC14585B的输入端A3A2A1A0，另一组输入端B3B2B1B0分别接1001和0100； 3 逻辑电路图 b. 用中规模加法器实现 四舍五入电路 c. 试用MUX实现本题比较电路的逻辑功能。 BCD码检测电路 [例3] 试用4位全加器和必要的门电路设计一个4位二进制加减法（A3A2A1A0-B3B2B1B0）或（A3A2A1A0+B3B2B1B0）逻辑电路。 [解] 二进制减法可转换为求补相加实现。 本例可划分为两个功能块，其中一块是求的补码，另一块进行加法运算。 ⑵ 设计功能块电路 ⑴ 划分功能框图 Y的补码是其反码加1，A的反码可以用异或门实现 得到反码后利用4位二进制加法器实现A+ -B 的反码，并使最低位进位位为1。 ⑶ 画出电路图 A B CO CI S A B CO CI S A B CO CI S A B CO CI S S0 A0 B0 S1 A1 B1 S2 A2 B2 S3 A3 B3 C3 1 1 1 1 C C 当控制信号C＝1时，电路是一个减法器，而当C＝0时，它又变成一个加法器。 当C＝1时，异或门的输出F3F2F1F0即为输入数据B3B2B1B0的反码，通过4个全加器将A3A2A1A0与F3F2F1F0相加，最低位全加器的低位进位接1。电路相加的结果S3S2S1S0即为A3A2A1A0-B3B2B1B0的差值。 ⑷ 验证设计 [例4] A3A2A1A0、B3B2B1B0、C3C2C1C0和E3E2E1E0是待传送的4路数据，每路数据有4位。试设计利用D3D2D1D0数据总线分时传送各路数据的逻辑电路。 [解] 1 划分功能框图 根据题意，要求利用数据总线分时传送4路数据，因此可以通过四组三态门A、B、C、E将各路数据线接到数据总线上，再利用一个2?4线译码器的译码输出，分别