《数字电子技术基础教学课件》4.4 锁存器与触发器.pptVIP

4.4 触发器的脉冲工作特性 上页 下页 后退 模拟电子 数字电子技术基础 上页 下页 返回 触发器的脉冲工作特性是指触发器工作时，对时钟脉冲、输入信号以及它们之间互相配合的要求。 4.4.1 维持阻塞D触发器的脉冲工作特性 1 CP Q tset th D tWH tPHL 0 1 1 tWL 0 0 1 tPLH 维持阻塞D触发器的脉冲特性图 了解触发器的脉冲工作特性，对正确使用触发器是很重要的。 a. 当CP 0时，电路处于保持状态；CP 1时，触发器即按D的状态翻转。因此要求D端信号须比CP早些到来，这个提前时间称为输入建立时间tset。 1 CP Q tset th D tWH tPHL 0 1 1 tWL 0 0 1 tPLH 由触发器内部电路知，D端信号到达内部输入端的时间为两级门的传输延迟时间，故tset 2tpd。 b. CP到达后须经一定的时间才能将D端的变化传送到输出端，在传输过程的一定时间内，D信号应保持不变，否则D的变化会干扰触发器的动作。这段时间称为保持时间th，th约等于tpd。 1 CP Q tset th D tWH tPHL 0 1 1 tWL 0 0 1 tPLH D信号应在CP上升沿之前tset 2tpd 和之后th tpd 的时间内保 持不变。 a. CP 1期间要保证触发器翻转达到稳定的状态，触发器翻转达到稳定的时间tPHL约3tpd，故所需CP高电平时间tWH必须保持tWH≥tPHL 3tpd； 1 CP Q tset th D tWH tPHL 0 1 1 tWL 0 0 1 tPLH 3 对时钟脉冲的要求 b. 对CP低电平的要求是： tWL≥tset 2tpd。 若tpd 20ns，则fmax 10MHz。 4 D触发器正常工作，要求时钟脉冲的周期： T tWL+tWH ≥tset+tPHL 5tpd 即CP的最高工作频率 fmax 1/5tpd 4.4.2 主从JK触发器的脉冲工作特性 b. 从CP上升沿抵达到主触发器状态变化稳定，需要经历三级与非门的延迟时间，即3tpd，因此要求CP 1的持续期tWH≥3tpd。 1 时钟CP由0上跳至1及CP 1的准备阶段，要求完成主触发器状态的正确转移，则须： a. 在CP上跳沿到达时，J、K信号已处于稳定状态，且在CP 1期间，J、K信号不发生变化； 由于主从JK触发器是电平触发，抗干扰性差，为减少接收干扰的机会，宜采用窄脉冲。 2 CP由1下跳至0时，主触发器的状态转移至从触发器。从CP下跳沿开始，到从触发器状态转变完成，也需经历三级与非门的延迟时间，即3tpd，因此要求CP 0的持续期tWL≥3tpd。此间主触发器已被封锁，因而J、K信号可以变化。 3 为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率为 J K CP Q tWH tWL tPLH tPHL 1 1 1 1 1 0 0 0 0 0 主从JK触发器的工作波形