VHDL设计csm解释.docVIP

湖南科技大学 信息与电气工程学院 硬件描述语言课程设信息与电气工程学院 课程设计任务书 2015—2016 学年第 学期 课程设计名称： VHDL硬件描述语言课程设  摘 要 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。 Max+plus II为硬件仿真软件设计多数五人表决器、智能函数发生器。 关键词：EDA；VHDL ；Max+plus II；  目 录 1.设计目的………………………………………………………………… 1 2.设计内容………………………………………………………………… 1 3.电路工作原理………………………………………………………………… 1 3.1 五人表决器工作原理…………………………………………… 1 3.2 智能函数发生器工作原理…………………………………………… 1 4.主要程序和仿真结果………………………………………………………… 1 4.1 五人表决器设计与仿真结果……………………………………… 1 4.2 智能函数发生器设计与仿真结果……………………………………… 1 5.心得体会………………………………………………………………… 1 参考文献………………………………………………………………………… 1 设计目的 本设计的任务是熟悉支持VHDL语言的软件，例如：Quartus-II,MAX—PLUS2，ISP，FOUNDATION等，利用这一类软件使用VHDL语言进行设计。 由于VHDL语言是一门硬件语言，为电子，通信等专业的必备知识，与数字电路等课程联系精密，且在当今蓬勃发展的EDA技术中具有重要意义，是一个使学生将所学知识与实践应用联系起来的一条纽带。对学生将专业基础课知识与计算机应用技术结合，以及今后毕业设计和毕业后从事相关研发工作都有很大帮助。 为了使设计达到应有的效果，使学生充分掌握相应的软件操作使用，VHDL语言编程，数字逻辑电路设计的方法和思路，鼓励学生独立思考，自主研究。本课程设计要求达到如下目的： 使学生熟练掌握相关软件的使用，操作。能对VHDL语言程序进行编译，调试，以及通过计算机仿真，得到正确的仿真波形图，并根据所得仿真波形图分析判断并改进所设计的电路。 在成功掌握软件操作基础上，让学生将所数字电路的基础课知识与VHDL语言的应用型知识结合起来并与实际设计，操作联系起来，即“理论联系实际”。要求学生自主设计电路，编写程序，鼓励新思路，新方法，新观点。 深入了解VHDL语言的作用与价值，对用硬件语言设计一个电路系统开始具备一个较完整的思路与较专业的经验。对EDA技术有初步的认识，并开始对EDA技术的开发创新有初步的理解。 踏实的完成此次课程设计的教学将为学生进一步深入了解电子产业的发展与内容，积极投身于工程技术的开发与研究特别是EDA技术的发展奠定一定的基础。 2. 设计内容 1.五人多数表决器 五人多数表决逻辑：多数通过；在主持人控制下，10秒内表决有效；用数码管显示表决10秒倒计时；表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式：通过，不通过；设主持人控制键，复位键：控制键：启动表决； 2.智能函数发生器 设计一个智能函数发生器，能够以稳定的频率产生三角波、梯形波、正弦波和方波，并可选择不同的波形输出，且具有复位功能。 电路工作原理 五人多数表决器工作原理 在脉冲作用下，使用减法计数器，在初值为10秒的时候，主持人按控制键启动表决后，开始计时。每来一个脉冲计数器就减少1。一直这样下去，直到计数器变为0。计数器为0时投票无效。最后统计投票人数通过同意人数决定表决结果，当投票人不小于3人时，投票通过。在主持人按下复位键时，计数回到