第五章触发器、简单计数器和寄存器素材.pptVIP

* Content 时序电路模型 1 触发器 2 计数器 3 寄存器 4 * 寄存器 基本功能：寄存器主要是暂存数据或代码； 寄存器由触发器组成，结构简单； 分类 按结构分：串入串出/串入并出/并入串出/并入并出 按功能分：简单寄存器/移位寄存器 * 并行输入/并行输出寄存器 所有的触发器都有独立的输入输出线 * 移位寄存器 在每个脉冲作用下，将存储器所存储的各位数据，向左或向右移动一位。 根据移位方向的不同，可分为 左移寄存器 右移寄存器 双向寄存器 * Parallel Output * 移位寄存器将代码“1101”移入寄存器 1 X X X X 初态 X X X X X X X 1 1 X X X X X 1 最高位丢弃 0 1 1 X 1 X X 1 最高位丢弃 1 0 1 1 1 1 X 0 1 最高位丢弃 最高位丢弃 1 1 0 需要4个CP的时间才可以将4位数码全部移入寄存器中。 再过4个CP的时间，寄存器中的 4位代码将从串行输出端SO依次送出。 Combinational Logic: Output depends only on current input Able to perform useful operations (add/subtract/multiply/…) Require cascading of many structures Costly and inflexible Sequential Logic: Output depends not only on current input but also on past input values Store information between operations (no need for cascading) Need some type of memory to remember the past input values Sequential Logic circuits remember past inputs and past circuit state. Outputs from the system are“fed back” as new inputs (usually with delay). The storage elements are circuits that are capable of storing binary information: memory. There are two types of sequential circuits: Synchronous (latch mode) sequential circuit: the behavior can be defined from knowledge of its signal at discrete instants of time. This type of circuits achieves synchronization by using a timing signal called the clock. Asynchronous (fundamental mode) sequential circuit: the behavior is dependent on the order of input signal changes over continuous time, and output can change at any time (clockless). 当钟控信号CP=0时，S,R被与非门封锁，输出为1，触发器两个输入端的值不变，触发器保持为原来状态 当钟控信号CP=1时，触发器状态可以变化输入与输出的关系遵循基本SR触发器的工作原理 * CP D Q * 同步JK触发器 将S=JQn、R=KQn代入同步RS触发器的特性方程，得到同步JK触发器的特性方程： （CP=1期间有效） * * CP J K Q Q’ * 同步触发器的空翻 同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 电平触发方式 解决： 每个CP周期里输出端的状态只能改变一次. = 主从触发 边沿触发 * 主从RS触发器 主从触发器的工作分两步走 在CP上升沿开始的高电平期间，主触发器改变状态； 在CP 下降沿到来时，从触发器改变状态。 触发器输出在CP下降沿改变。 * * 主从JK触发器 * * CP J K Q m Q * * 在画主从触发器的波形图时 触发器的触发翻转发生在时钟脉冲的下降沿 判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态 * 练习：已知主从JK触发器J、K的波形如图所示，画出输