数字判断题.docVIP

0000070800、取样－保持器按一定取样周期把时域上连续变化的信号变为时域上离散变化的信号。 （ ）。 （a）正确 （b）错误 答案：a 0000010801、TTL与非门的多余输入端可以接固定高电平。当TTL与非门的输入端悬空时相当于输入为逻辑1。普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。两输入端四与非门器件74LS00与7400的逻辑功能完全相同。CMOS或非门与TTL或非门的逻辑功能完全相同。三态门的三种状态分别为：高电平、低电平、不高不低的电压。TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。一般TTL门电路的输出端可以直接相连，实现线与。CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。逻辑变量的取值，１比０大。异或函数与同或函数在逻辑上互为反函数。若两个函数具有相同的真值表，则两个逻辑函数必然相等。因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。若两个函数具有不同的真值表，则两个逻辑函数必然不相等。若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。逻辑函数已是最简与或表达式。因为逻辑表达式成立，所以成立。对逻辑函数利用代入规则，令A=BC代入，得成立。优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。编码与译码是互逆的过程。二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。液晶显示器的优点是功耗极小、工作电压低。液晶显示器可以在完全黑暗的工作环境中使用。半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。数据选择器和数据分配器的功能正好相反，互为逆过程。.用数据选择器可实现时序逻辑电路。组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。.D触发器的特性方程为，与无关，所以它没有记忆功能。RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。同步时序电路由组合电路和存储器两部分组成。组合电路不含有记忆功能的器件。时序电路不含有记忆功能的器件。同步时序电路具有统一的时钟CP控制。异步时序电路的各级触发器类型不同。环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。环形计数器如果不作自启动修改，则总有孤立状态存在。计数器的模是指构成计数器的触发器的个数。计数器的模是指对输入的计数脉冲的个数。D触发器的特征方程，而与无关，所以，D触发器不是时序电路。在同步时序电路的设计中，若最简状态表中的状态数为，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。施密特触发器可用于将三角波变换成正弦波。施密特触发器有两个稳态。多谐振荡器的输出信号的周期与阻容元件的参数成正比。.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。单稳态触发器的暂稳态维持时间用表示，与电路中RC成正比。采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发。输出脉宽可在此前暂稳态时间的基础上再展宽。施密特触发器的正向阈值电压一定大于负向阈值电压。权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。D/A转换器的最大输出电压的绝对值可达到基准电压VREF。D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。D/A转换器的位数越多，转换精度越高。A/D转换器的二进制数的位数越多，量化单位△越小。A/D转换过程中，必然会出现量化误差。A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。采样定理的规定，是为了能不失真地恢复原模拟信号