数电第四章详解.ppt

两个半加器构成一个全加器 3）二-十进制（4线-10线）译码器7442 3、译码器的扩展 合理利用选通端，可以扩展译码器的逻辑功能 例1 用1/2 74LS139作为四输出数据分配器。 采用逻辑函数对比方法,将要实现的逻辑函数表达式变换成与器件的逻辑函数表达式类似的形式。 （1）地址输入端数n=函数变量数m 直接选用该器件 方法1: 用卡诺图法比较 方法2: 用函数表达式法比较 小结: 数据选择器实际上是一个逻辑函数的最小项输出器。它不需将函数化简为最简式,只需将输入变量加到地址输入端,将逻辑函数中包含有的最小项在相应的数据输入端加逻辑1,没有包含的最小项在相应的数据输入端加逻辑0,则在数据输出端输出的就是逻辑函数F。 2. 地址输入端数n 函数变量数m 当输入变量较少时,只需将数选器的高位地址端接地及相应的数据输入端接地。 3. 地址输入端数n 函数变量数m n 个数据输入端，m 个最小项。 即函数的最小项数多于数据输入端数时,通过 ①扩展:将 选1数选器扩展成 选1数选器. ②降维:将m变量的函数转换成为n变量的函数。 例4. 用八选一选择器实现四变量函数 例5的实现电路图 解：①根据双4选1数据选择器电路，写出其输 出逻辑表达式为 4.3 单元级组合逻辑电路的分析方法 ②根据表达式，写出逻辑真值表如下表所示。 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 Y2 Y1 C B A 例1 逻辑真值表 ③功能分析 由真值表判断，此电路是 1位全加器功能电路。 4.3 单元级组合逻辑电路的分析方法 A是低位的进位CI， B、C是两个加数， Y1为全加器的本位和S， Y2为全加器向高位的进位CO。 4.3.2 以优先编码器、超前进位加法器、数值比较器 为核心的组合逻辑电路 分析步骤： ①列出逻辑真值表； ②分析电路的逻辑功能。 4.3 单元级组合逻辑电路的分析方法 例2 分析下图所示组合逻辑电路的功能。已知输入 B3B2B1B0为5421BCD码。 例2 逻辑电路图 4.3 单元级组合逻辑电路的分析方法 解：该电路由1片4位二进制数比较器和1片4位二进制数加法 器构成，要写出表达式已经比较困难。可以直接根据加法器 和比较器的功能，列出电路的真值表，如下表所示。 1 0 0 1 1 1 1 0 0 9 1 0 0 0 1 1 0 1 1 8 0 1 1 1 1 1 0 1 0 7 0 1 1 0 1 1 0 0 1 6 0 1 0 1 1 1 0 0 0 5 0 1 0 0 0 0 1 0 0 4 0 0 1 1 0 0 0 1 1 3 0 0 1 0 0 0 0 1 0 2 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 Y3 Y2 Y1 Y0 A＞B B3 B2 B1 B0 No 例2 电路真值表 从真值表可见，电路输入5421BCD码时，输出 为8421BCD码，因此，该电路是一个 5421BCD/8421BCD转换电路。 4.3 单元级组合逻辑电路的分析方法 4.4 组合逻辑电路的设计 4.4.1采用小规模集成器件的组合逻辑电路设计 工程上的最佳设计，通常需要用多个指标去衡量， 主要考虑的问题有： (1)电路最简： 所用的逻辑器件数目最少； 器件的种类最少； 器件之间的连线最少。 (2)速度要求： 应使所用门电路的级数最少, 以减少延迟。 1、采用小规模集成器件设计组合逻辑电