数字电子技术译码器讲解.ppt

* 第三节 译码器和编码器 （特定含义：规则、顺序） 二进制代码 某种代码 译 码 编 码 译码器 编码器 一、译码器 （一）二进制译码器 二进制译码器输入输出满足：m 2n 译码输入 译码输出 a1 a0 y0 y1 y2 y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 2位二进制译码器 如：2—4译码器 3—8译码器 4—16译码器 译码输入 译码输出 a1 a0 y0 y1 y2 y3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 2位二进制译码器 （二）十进制译码器 又称：二—十进制译码器 或：4—10译码器 译码输入：n位二进制代码 译码输出m位： 一位为1，其余为0 或一位为0，其余为1 译码输入，二进制编码0-7依次对应8个输出 3—8译码器74LS138 八个输出端，低电平有效。 译码状态下，相应输出端为０ 禁止译码状态下，输出均为１ ～ S1、 使能输入, 与逻辑。 EN 1（ EN 0 ，禁止译码，输出均为１ ，译码 A0 ～A2 使能端的两个作用： （1）消除译码器输出尖峰干扰 EN端的正电平的出现在A0-A2稳定之后 EN端正电平的撤除在A0-A2再次改变之前 （2）逻辑功能扩展 例：用3—8译码器构成4—16译码器 避免A0-A2在变化过程中引起输出端产生瞬时负脉冲 例：用3—8译码器 构成4—16译码器 X0-X3：译码输入 E：译码控制 E 0，译码 E 1，禁止译码 X3-X0：0000-0111， 第一片工作 X3-X0：1000-1111 第二片工作 000-111 译码输入 0 0 1 0 0 0 000-111 译码输入 1 0 1 0 0 1 例12：试用 CT74LS138和与非门构成一位全加器。 解:全加器的最小项表达式应为 （三）译码器的应用 Si Ci+1 （三）数字显示译码器 （1）七段数码管 （2）七段显示译码器 共阴极 共阳极 ：高电平亮 ：低电平亮 每一段由一个发光二极管组成 输入：二—十进制代码 输出：译码结果，可驱动相应的七段数码管显式示正确的数字 七段译码器CT7447 D、C、B、A：BCD码输入信号 a～g：译码输出，低电平有效 （１）熄灭信号输入。低电平时，输出a～g均为高电平（全灭）； （２）灭零输出信号。 0时， 0 ：试灯信号输入。当 1（无效）时， 0且 不论D～A状态如何，a～g七段全亮。 熄灭信号输入/灭零输出信号 ：灭零输入信号（不显示０，其它数码正常显示）。 0（ １）时，不显示数码0。 第四节 数据选择器和数据分配器 在多个通道中选择其中的某一路，或 个信息中选择其中的某一个信息传送或加以处理， 将传送来的或处理后的信息分配到各通道去。 数据选择器 数据分配器 多输入 一输出 选择 一输入 多输出 分配 发送端，并—串 接收端，串—并 一、数据选择器 （一）分类：二选一、四选一、八选一、十六选一 双四选一数据选择器CT74LS153 使能端 输出端 数据 输入 公用控 制输入 双四选一数据选择器CT74LS153 简易符号 八中选一数据选择器CT74LS151 八选一需 三位地址码 （二）数据选择器的应用 例：试用最少数量的四选一选择器扩展成八选一选择器。 解：（1）用一片双四选一数据选择器，实现八个输入端 （2）用使能端形成高位地址，实现三位地址，控制八个输入。 例：试用四选一数据选择器构成十六选一的选择器 第二级，控制选择 第一级中的一组 第一级， 分为四组 二、数据分配器 （一）数据分配器的功能 分配器与选择器的功能相反 当F 1时它即为普通的译码器。 一输入 多输出 逻辑符号 （二）数据分配器的应用 例：利用数据选择器和分配器实现信息的“并行—串行—并行”传送。 由译码器连成的数据分配器 0 0 0 0 1 1 0 译码 禁止译码 0 1 第五节 奇偶检验电路 （2）奇偶检验 （1）奇偶检验码 一、奇偶检验 信息位 ：由若干位二进制代码构成 奇偶检验位 ：一位代码构成 奇检验 ：整个码组中１的个数为奇数 偶检验 ：整个码组中１的个数为偶数 FE偶检验位 FOD奇检验位 发送信息码 N位 接收信息码 N位 + 检验位 1位 检验位 1位 检验结果 二、奇偶位产生和检验电路 异或门的功能：奇数个1的连续异或运算其结果为1； 偶数个1的连续异或运算其结果为0。 S 0，传输无误；S 1传输有误 FE B3