《数字电子技术教学资料》数电（第三版）周良权习题解答第8章.docVIP

第8章 半导体存储器和可编程逻辑器件 8.1 字线数和位线数 8.2 二 读取 改写 丢失 8.3 读取和改写 丢失 8.4 b 8.5 c e 8.6 a 8.7 （×） 8.8 （√） 8.9 （） 8.11 存储容量为512×8位的RAM，即29×8，故地址输入线为9根，字线为29 512根，位线为D7~D0为8根. 8.12 掩膜ROM，由生产厂制造设置存储内容.用户只能读取，不能写入； PROM：由用户单位自己写入存储内容，不能写二次，工作时只能读取而不能改写信息； EPROM：由用户单位自己写入内容，并可多次改写，但在工作时只能读取.不能改写内容, 以上均称ROM，当电源断电后，其存储内容不会丢失. 静态RAM：在工作时随时可以按地址读取内容.但当电源断电，其原存储内容全部丢失，使用时需重新输入内容. 8.14 2114静态RAM的存储容量为1k×4位，要构成4k×8位的存储容量，需2114静态RAM芯片8片组成. 因1k字线扩大为4k字线，故地址线增加2根，即为A11、A10地址，需用字扩展；输出位线4位扩展为8位，每组两片并联，其电路图如图题解8.4所示 所增加二根地址线A11A10通过译码器去控制，当A11A10为00时，则 1 、 2 号芯片 0可工作，而此时 3 ~ 8 芯片 1，禁止工作，当A11A10为01时， 3 、 4 号芯片为0可工作，其余片号的 1禁止工作.当A11A10为10时， 5 、 6 号芯片为0可工作，其余片号的 1禁止工作，当A11A10为11时， 7 、 8 号芯片为0可工作，其余片号的 1禁止工作.每两片为一组构成D7~D0?8位数码输出，所有芯片A9~A0地址线共用，A11、A10通过两个反相器和4个与非门构成高二位地址线2—4线译码器，输出低电平有效，控制各组的. 8.14 先将各函数式化成最小项表达式 图题解8.4 用CD4514型4线—16线译码器和16×4位的PROM存储矩阵实现上述逻辑函数的点阵图如图题解8.14所示,4514为4线—16线译码器，当 0译码器可工作， 1禁止工作，即低电平有效，LE为锁存，当LE 1，输出锁存不再变化, 图题解8.14 8.15 可编程逻辑阵列器件TIFPLA839的输入有14个端子I0~I13.利用数字钟的计数器触发器的输出端与地址输入I0~I13相连.数字钟中计数器十位小时为Q1Q0，个位小时为Q3Q2Q1Q0；十位分为Q3Q2Q1Q0；个位分Q3Q2Q1Q0.计数器输出均为二—十进制的BCD码，这样上述共有14个触发器输出端，可与地址线I13~ I0对应输入.其要求打铃时刻和地址编码关系可用下表表示 打铃 时刻 地 址 编 码 十位小时 个位小时 十位分 个位分 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 7:50 0 0 0 1 1 1 0 1 0 1 0 0 0 0 7:55 0 0 0 1 1 1 0 1 0 1 0 1 0 1 8:00 0 0 1 0 0 0 0 0 0 0 0 0 0 0 9:50 0 0 1 0 0 1 0 1 0 1 0 0 0 0 10:05 0 1 0 0 0 0 0 0 0 0 0 1 0 1 10:10 0 1 0 0 0 0 0 0 0 1 0 0 0 0 12:00 0 1 0 0 1 0 0 0 0 0 0 0 0 0 14:05 0 1 0 1 0 0 0 0 0 0 0 1 0 1 14:10 0 1 0 1 0 0 0 0 0 1 0 0 0 0 16:00 0 1 0 1 1 0 0 0 0 0 0 0 0 0 18:30 0 1 1 0 0 0 0 0 1 1 0 0 0 0 22:00 1 0 0 0 1 0 0 0 0 0 0 0 0 0 地址分配 I13 I12 I11 I10 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 根据上表逻辑状态,可在TIFPLA839的器件上在I13~I0输入端按表内所示分别与各触发器Q端相连，其电路图如图题解8.15所示，并按各打铃时间设置编程接通点“×”，若表内状态为0，则在互补输入缓冲器非端连线上设置“×”，若为1，则在原码连线上设置“×”，如7:50时间，从I13到I0的互补输入线上设置编程接通点为由高位I13到低位I0分别为 为表中第一行状态，其他各行方法相同，再通过或矩阵从O0端输出，编程接通点如图中所示，例如达到7:50时，O0出1.可保持1分钟，但打铃仅为5秒钟.电路可采用555定时器组成单稳态触发器输出定时取5秒高电平，再去控制555定时器组成多谐振荡器的复位端4脚为1，振荡器