第七章ARM异常中断.pptVIP

存储器映射地址0为向量表（一组32位字）保留的。在有些处理器中，向量表可以选择定位在存储空间的高地址（从偏移量0xffff0000开始）。一些嵌入式操作系统，如Linux和Windows CE就利用了这一特性。 存储器映射地址0为向量表（一组32位字）保留的。在有些处理器中，向量表可以选择定位在存储空间的高地址（从偏移量0xffff0000开始）。一些嵌入式操作系统，如Linux和Windows CE就利用了这一特性。 未定义指令异常可用于在没有物理协处理器的系统上，对协处理器进行软件仿真，或通过软件仿真实现指令集扩展。例如，在一个不包含浮点运算的系统中，CPU遇到浮点运算指令时，将发生未定义指令异常中断，在该未定义指令异常中断的处理程序中可以通过其他指令序列仿真浮点运算指令。 仿真功能可以通过下面步骤实现。 ① 将仿真程序入口地址链接到向量表中未定义指令异常中断入口处（00xffff0004），并保存原来的中断处理程序。 ② 读取该未定义指令的bits[27∶24]，判断其是否是一条协处理器指令。如果bits[27∶24]值为0b1110或0b110x，该指令是一条协处理器指令；否则，由软件仿真实现协处理器功能，可以同过bits[11∶8]来判断要仿真的协处理器功能（类似于SWI异常实现机制）。 ③ 如果不仿真该未定义指令，程序跳转到原来的未定义指令异常中断的中断处理程序执行。 异常可以同时发生，处理器则按表7-2中设置的优先级顺序处理异常。例如，处理器上电时发生复位异常，复位异常的优先级最高，所以当产生复位时，它将优先于其他异常得到处理。同样，当一个数据访问中止异常发生时，它将优先于除复位异常外的其他所有异常而得到处理。 优先级最低的两种异常是软件中断和未定义指令异常。因为正在执行的指令不可能既是一条SWI指令，又是一条未定义指令，所以软件中断异常和未定义指令异常享有相同的优先级。 异常可以同时发生，处理器则按表7-2中设置的优先级顺序处理异常。例如，处理器上电时发生复位异常，复位异常的优先级最高，所以当产生复位时，它将优先于其他异常得到处理。同样，当一个数据访问中止异常发生时，它将优先于除复位异常外的其他所有异常而得到处理。 优先级最低的两种异常是软件中断和未定义指令异常。因为正在执行的指令不可能既是一条SWI指令，又是一条未定义指令，所以软件中断异常和未定义指令异常享有相同的优先级。 用户和系统模式是仅有的不可通过异常进入的两种模式，也就是说，要进入这两种模式，必须通过编程改变CPSR。 用户和系统模式是仅有的不可通过异常进入的两种模式，也就是说，要进入这两种模式，必须通过编程改变CPSR。 其中“S”或“^”的作用就是使指令在执行时，同时完成从SPSR到CPSR的拷贝，达到恢复状态寄存器的目的。 * 在ARM架构里，PC值指向当前执行指令地址加8。也就是说，当执行指令A（地址0x8000）时，PC等于0x8000+8 0x8008，即等于指令C的地址。假设指令A是BL指令，则当执行时，会把PC值（0x8008）保存到LR寄存器。但是，接下来处理器会对LR进行一次自动调整，使LR LR－0x4。所以，最终保存在LR里面的是图7-12中所示的B指令地址。所以当从BL返回时，LR里面正好是正确的返回地址。 同样的跳转机制在所有的LR自动保存操作中都存在。当进入中断响应时，处理器对保存的LR也进行一次自动调整，并且跳转动作也是LR LR－0x04。由此，就可以对不同异常类型的返回地址依次比较。 假设在指令B处（地址0x8004）发生了异常，进入异常相应后，LR经过跳转保存的地址值应该是C的地址0x8008。 （1）软中断异常 如果发生软中断异常，即指令B为SWI指令，从SWI中断返回后下一条执行指令就是C，正好是LR寄存器保存的地址，所以只有直接把LR恢复给PC即可。 （2）IRQ或FIQ异常 如果发生的是IRQ或FIQ异常，因为外部中断请求中断了正在执行的指令B，当中断返回后，需要重新回到B指令执行，也就是说，返回地址应该是B（0x8004），需要把LR减4送PC。 （3）Data Abort数据中止异常 在指令B处进入数据异常的相应，但导致数据异常的原因却应该是上一条指令A。当中断处理程序恢复数据异常后，要回到A重新执行导致数据异常的指令，因此返回地址应该是LR加8。 （1）软中断异常 如果发生软中断异常，即指令B为SWI指令，从SWI中断返回后下一条执行指令就是C，正好是LR寄存器保存的地址，所以只有直接把LR恢复给PC即可。 （2）IRQ或FIQ异常 如果发生的是IRQ或FIQ异常，因为外部中断请求中断了正在执行的指令B，当中断返回后，需要重新回到B指