王浩外文翻译.docVIP

三 江 学 院 毕业设计（论文）外文翻译资料 翻译资料名称 外文 An Over-Voltage Protection Circuit for CMOS Power Amplifiers 翻译资料名称 中文 应用于功率放大器的过压保护电压电路 电子信息工程 院（系） 电子信息工程 专业 学 号 Z0座机电话号码 学生姓名 王 浩 指导教师 起讫日期 2009. 2. 23 ~ 2009. 6. 4 设计地点 三江学院 中文译文 应用于功率放大器的过压保护电路 摘要 随着移动通信设备对更高集成度和更低成本的需求GaAs 或者SiGe 功率放大器。虽然目前CMOS价格相对比较低廉，但是其射频性能，而且低击穿电压当负载不匹配导致高电压驻波比并在PA输出电压一个控制回路检测在PA高电压振幅降低的增益，降低输出电压摆幅功率放大器是每个射频发射的最重要部分之一。大多数功率放大器是基于或技术，收发器和基带电路使用低成本CMOS技术现代CMOS工艺的性能接近或击穿电压本文提出了一种用于CMOS功率放大器保护电路。PA的非理想因素 CMOS PA的可靠性问题：模拟CMOS电路的性能通常是指在电场的作用下导电离子运动造成元件或电路失效的现象。它可能会导致线路空隙，甚至差距，导致了芯片的破坏。电是一个问题，尤其是当大的直流电流存在最后，CMOS晶体管?m工艺的栅级击穿电压根据晶体管的种类在4.5V~8.5V之间。PN结的反向击穿电压约为7V。 3、天线上负载失配造成的过高电压 天线上负载失配导致传输信号的反射ρ来度量。如果传输信号幅度Vmax Vf（1 + |ρ|）驻波比（），最大与最小电压比高电压驻波甚至会导致晶体管的击穿。一种办法，应付CMOS晶体管击穿的问题是要面对它的工艺水平，融入标准CMOS高电压兼容的晶体管。这些设备的制造过程中就必须增加额外的步骤和手段，此外，这些射频晶体管的性能一般低于标准的晶体管。电压反馈电路，以避免该电路只用双极晶体管，不适合用于CMOS这项工作提出了一个用于CMOS功率放大器保护电路。这感觉在PA的开路漏极输出高电压和动态降低偏置和增益放大阶段。基本概念[6]相似，但实施是不同的。两个主要组成部分，过压检测器和偏置调节，将在未来章节中讨论。驻波比保护提出功率放大器包括一个两阶段AB类功率放大器的核心和输出电压控制回路。一个系统的框图如图所示控制回路的电压摆幅放大器第二阶段的产出。如果输出摆幅一定条件下驻波或过于高电源电压，偏置，因此放大器的增益限制降低，重新建立输出摆幅。差分功率放大器需要单端转换。除芯片以外的所有CMOS13微米工艺。设计功率放大器这两个阶段的核心采用的放大器级间双极型器件差分设计采用了虚拟导致了良好的偶次谐波取消该结构，尤其是一个重要的单片发器，因为它减少了大功率放大器的干扰信号其他组成部分。通过对变压器磁耦合器，放大器耦合被电隔离。所以偏置可设定为两个阶段。正如图中可以看出。 2于偏置，利用变压器中心抽头。谐振需要调整，以减少输入和输出变压器作微调电容C1和C2被添加到匹配的网络，实现了1.9 GHz的工作频率共振。通过不同的转化率以及变压器的大小此问题是更比双极型器件的CMOS严重，获取更高的频率更差专为集成到一个单芯片的DECT收发器，它是两个电池供电下两个串联的镍氢电池的电压是当电池充电早先提交了一份输出功率0.13微米的CMOS功率放大器具有良好的性能，已高于1.2 V的低电源电压的可靠性问题因此，除了保护电路的驻波，重点放在已经意识到负载阻抗变换和差分到单端转换利用。差分负载阻抗功率放大器输出转变的是相同的频率，它是由高次谐波的不平等。因此，在不同峰值电压漏输出驻波比时，可能会有所不同应用条件。因此，有必要监测与过压检测器都漏输出的峰值电压 过电压检测对于过电压检测电路如图3它由n个二极管链和一个并联电阻电容。在最后节点二极管链是连接到功率放大器漏极输出节点。在正常运作的二极管的电压N?Vknee总和大于最大漏极电压摆幅较大。因此，输出电压不加载和表现也没有变差。如果在驻波比情况下，PA的峰值输出电压超过n?Vknee，通过二极管链和电容器电流。电压Vcontrol，这是用来控制偏压，上升到Vcontrol VRFout - nVknee。高阻抗并联电阻必须履行的驻波条件允许正常。或者到一个高阻抗低偏置电阻器使用，有可能节省芯片面积。很显然，采用二极管连接的PMOS晶体管，是不可能的。一个二极管连接的晶体管的漏极电压，从而导致二极管反向偏置。因此，可能破坏晶体管。: 动态偏置调节电压是用来调节放大器的偏置点阶段让简单的电流是在偏置使用。 图4 正常操作的电压一个相当高的参考电压。因此PMOS管的参考电流的放大级M3 M1r形成一个电流镜如果一个非常高的电压目