基于FPGA的数字水印提取系统设计研究.docVIP

基于FPGA的数字水印提取系统设计研究 摘 要： 针对信息安全问题的日益突出，提出了基于5/3整数小波的数字水印算法，给出了两种5/3小波的硬件架构：一种是基于RAM的流水线架构；另一种是基于行分组的行列并行架构。进而设计了基于FPGA的数字水印提取硬件系统，结果证明该算法具有很好的不可见性及鲁棒性，且复杂度低，硬件较容易实现，并将水印提取代码下载到FPGA硬件进行验证，结果证明该算法可以很好地实现水印的提取工作。 关键词： 数字水印； 5/3小波； FPGA； 水印提取 中图分类号： TN915.08?34； TP37 文献标识码： A 文章编号： 1004?373X（2016）15?0062?05 Abstract： Since the information security problem has become increasingly prominent， a digital watermark algorithm based on 5/3 integers wavelet is proposed. Two hardware architectures of 5/3 wavelet are given： one is the pipelined architecture based on RAM， and the another is the rank parallel architecture based on row grouping. The hardware system of digital watermark extraction based on FPGA was designed. The results show this algorithm has good invisibility， robustness and low complexity， and is easy to implement with hardware. The wartermark extraction code is downloaded to FPGA for hardware verification. The verification results show that the system can extract the digital watermark well. Keywords： digital watermark； 5/3 wavelet； FPGA； watermark extraction 0 引 言 数字水印技术是一种有效的数据安全维护及版权保护技术[1]，将某种特殊信息嵌入到数字文件中，其中数字文件可以是图像、视频等，而水印可以是可见的或者不可见的。目前数字水印技术的研究工作主要是针对静止的图像，而视频信号存在一些不同于静止图像信号的特点，目前大多数的研究者都在软件平台上进行数字视频水印算法的研究，但很难满足视频的实时性要求。因此，基于硬件的视频水印算法的研究是非常有必要的。 本文提出基于FPGA的数字水印算法，FPGA现场可编程逻辑门阵列，可重复编程、周期短、成本低，且FPGA门电路资源丰富，大大缩短了开发周期，降低了开发成本。本文选用Xilinx公司的FPGA芯片进行系统设计。 1 数字水印技术 1.1 数字水印技术基础 数字水印[2]（Digital Watermark）技术是指使用某种水印算法将水印信息嵌入到多媒体数字文件中，数字水印包含两个过程：水印的嵌入过程和水印的提取或检测过程，水印嵌入过程是将水印数据嵌入到原始数字文件中，水印提取或检测过程是采用相应的水印检测或提取算法对待检测文件进行水印检测或提取操作。 数字水印技术的特殊应用要求决定了其不同于其他信息安全技术的一些特性，包括可证明性、不可见性、鲁棒性、安全性以及水印信息容量，其中鲁棒性、不可见性及信息容量最为重要又相互矛盾，应合理选择三种特性的折中点。该技术可以按照水印抗攻击的能力、感知特性、水印所附载的媒体、水印嵌入的位置、水印检测手段、水印内容等六个角度进行分类。 1.2 数字视频水印技术 数字视频水印技术就是将数字水印嵌入到数字视频产品中，以达到数字视频产品版权保护、广播监控、视频拷贝控制等目的。在视频水印系统中，应考虑实时性、可靠性、安全性、压缩编码、盲检测性以及鲁棒性等问题。 数字视频水印攻击的目的是降低水印检测的能力或破坏隐藏在载体数据中水印信息的意义。针对视频的各种攻击可以大致分为无意攻击和有意攻击，常见的攻击类型有视频处理攻击、同步攻击、拷贝攻击以及共谋攻击[3]。 1.3 水印算法 数字视频通常情况下会经过编码器压缩成码流之后再经信道进行传输，相应地，接收端要经过解码器解码还原数字视频信息。根据这个数字视频通信