FIR数字滤波器软IP的设计与实现.docVIP

FIR数字滤波器软IP的设计与实现 　　摘要：FIR（Finite Impulse Response，有限冲击响应）滤波器是数字通信系统中常用的基本模块之一，而用FPGA IP核实现FIR滤波器具有高集成度、高速度、高可靠性和高移植性的优点，该文描述了FIR数字滤波器软IP的设计、实现的原理与方法，最后在ModelSim中以及Matlab进行了仿真与验证。 　　关键词：FIR；软IP 　　中图分类号：TP311 文献标识码：A 文章编号：1009-3044（2014）20-4732-03 　　Design and Implementation of FIR Digital Filter Software IP 　　WU Chao 　　（Institute of computing technology， China Airlines， Xian 710119，China） 　　Abstract： The FIR （Finite Impulse Response， finite impulse response） filter is one of the basic module used in digital communication systems， and use of the FPGA IP nuclear FIR filter has advantages of high integration， high speed， high reliability and portability advantages， this paper describes the principle and method of design and implementation of FIR digital filter， soft IP， simulation and verification in ModelSim and Matlab. 　　Key words： FIR soft IP 　　FIR（Finite Impulse Response，有限冲击响应）滤波器是数字通信系统中常用的基本模块之一，在数字信号处理中占有非常重要的地位。采用FPGA IP核实现FIR滤波器具有高集成度、高速度、高可靠性和高移植性的优点，应用范围广泛。采用FPGA软 IP核实现FIR滤波器的是目前信号处理系统和通信系统实现大规模数字逻辑设计集成化的必然趋势。该文设计实现了FIR滤波器的软IP。 　　1 FIR滤波器基本原理 　　FIR滤波器的运算即为输入信号与滤波器系数进行卷积的过程，其表达式为： 　　[y[n]=m=0N-1h[m]x[n-m]] 　　FIR数字滤波器有直接型结构（如图1所示）和转置型结构（如图2所示）等多种实现结构，该文采用转置型结构实现FIR滤波器软IP核。 　　从图2所示，转置型结构对于同一输入x[n]实现了全并行操作，并且加法器和寄存器采用级联方式，以时序逻辑完成了累加器的功能，具有天然的流水线结构。转置型各级结构相同，在每一个阶段均可读取数据，方便扩展或截断、实现任意阶数的滤波器。这种结构理论上在高阶数时不会出现速度瓶颈，但实际实现时工作频率仍受其组合逻辑最长的一级乘累加运算所限。转置型结构是一种性能优良、运用广泛的FIR滤波器实现结构。 　　2 FIR核接口定义 　　FIR IP 软核接口定义如图3所示，接口信号分别为： 　　1） clk时钟信号； 　　2） clk_en 运算使能信号，高有效时进行运算，低有效停止运算，由于FIR的卷积运算，因此需要在输入结束之后延迟N个时钟后再置低（N为滤波器阶数）； 　　3） in输入数据信号，32位，实信号； 　　4） ou输出数据信号，32位，实信号，输出的信号个数等于输入的信号个数+N。 　　3 FIR核设计与实现 　　本设计采用转置型结构实现FIR滤波器软IP核，同一输入x[n]与各个系数分别进行乘法。为了降低了该IP核的硬件实现复杂度，有效节省了逻辑资源本设计采用加法器完成全部乘法运算。 　　在实现时，首先得到输入信号与各个系数的乘积，为此，选择采用CSD（Canonical Signed Digit）的方法表示滤波器系数，在设计中将乘法全部转化为加法实现。而后再将乘积结果接到延迟线上参与延迟累加运算，延迟线最终输出FIR滤波器的运算结果。FIR滤波器软IP核功能框图，接口功能时序如图4、图5所示。 　　3.1 FIR 滤波器系数提取 　　由Matlab的fdatool设计FIR滤波器，确定各种设计参数，并最终得到FIR滤波器的系数。 　　3.2 FIR IP核乘法用加法器实现原理 　　两个整数a与b的乘积的二进制