第五章 8088总线操作和时序 微机原理 第2版 课后答案.doc

第五章 8088的总线操作和时序 本章内容主要介绍8088执行指令的三种周期，以及它们之间的区别和相互联系，在此基础上结合 8088芯片引脚信号的功能分别介绍最小、最大组态下三总线信号在这些典型的总线周期中出现的时间关系。 5.1重点与难点 本章的学习重点包括8088芯片外部的三总线结构，最大组态与最小组态的基本配置，总线控制器8288在最大组态配置中的作用，在最大组态系统或最小组态系统中的时序配合问题。 3.1.1 8088的工作周期 在微型机系统中，CPU的操作都是在系统主时钟CLK的控制下按节拍有序进行的。CPU执行一条指令的时间（包括取指令、指令译码和执行该指令所需的全部时间）称为一个指令周期。把通过外系统总线对存储器或I／O端口进行一次读／写操作的过程称为总线周期，T状态就是CLK时钟周期。一个指令周期由若干个总线周期组成。每个总线周期通常包含4个T状态，即Tl、T2、T3、T4。在T1状态，CPU往地址/数据复用总线（AD7～0）和地址/状态复用总线（A19～16/S6～3）上发地址信息。在T2状态, 从地址/数据总线和地址/状态总线上撤消地址信息,并使地址/数据总线成为高阻态,为传送数据信息作准备。与此同时, 从地址/状态总线的输出4位状态信息。在T3状态, 地址/状态总线继续输出状态信息, 地址/数据总线用于传送数据信息。在存储器或外设不能及时地配合CPU传送数据时, 它们可以向CPU请求, 在T3周期之后插入一个或多个等待状态Tw。在T4状态, 一个总线周期结束。在一个总线周期中，A15～8始终输出地址信息。如果一个总线周期之后, 不立即执行下一个总线周期, 那么系统总线就会处于空闲状态Ti, 执行空闲周期。 3.1.2 8088的总线操作 1．8088芯片引脚构成及在最大最小组态下的意义。 8088的 芯片引脚可分为两种：与工作模式无关的和与工作模式有关的。 与工作模式相关的包括24～31、33、34脚。最小组态工作模式下，系统中只有一个8088微处理器，所有的总线控制信号直接由8088 CPU产生。 MN／（引脚33）连至电源, IO/用以区分是存储器访问还是I/O访问。作为CPU在写操作时输出的一个选通信号. 是CPU输出的中断响应信号。ALE是地址锁存允许信号。DT/是数据发送／接收信号，用以确定数据传送的方向。为数据允许信号。HOLD是系统中别的总线主设备要求占用总线时，向CPU发出的总线请求信号。HLDA为CPU向外输出的总线请求响应信号，是系统状态信号，与IO/线和DT/线一起，反映现行总线周期的状态。 最大组态工作模式下，系统中可以包含有多个微处理器，适用于构成较大规模的微机系统或多处理器微机系统。包含一个总线控制器8288，由CPU向总线控制器提供总线周期状态信号：、、，然后总线控制器对CPU的状态信息进行综合译码，产生全部总线控制信号去控制总线。 此时，MN／接地，8088就处在最大组态，此时、、经过8288总线控制器进行状态译码和命令输出，产生有关存储器访问或I/O访问的总线周期和所需要的控制信号。 /，/都是请求/允许引脚，是由外部的总线主设备请求总线并促使CPU在现行总线周期结束后让出总线用的。有效时，系统中别的总线主设备不能获得对总线的控制。QS1、QS0提供一种状态允许外部追踪8088内部的指令队列。HIGH在最大组态时始终为高电平。 还有一些与工作方式无关的引脚。 AD7～0是地址／数据分时复用线。A15～8是高8位地址线。 A19～l6/S6～3是地址/状态分时复用线。为读选通信号。READY是准备就绪信号。INTR是可屏蔽中断请求信号。是检测输人信号，是由“Wait”指令来检查的。NMI为非屏蔽中断输人信号。RESET是复位输入信号，它引起处理器立即结束现行操作。CLK是时钟输入信号，提供了处理器和总线控制器的定时操作。Vcc是电源脚。GND是接地线。 2．8088的最小组态系统与时序 在最小组态系统中，除8088 CPU、存储器、I/O接口外，还包含8284时钟发生器、地址锁存器8282／8283及8286／8287总线收发器。所有的总线控制信号如IO/、、、、ALE、DT/、等均由CPU直接产生。 8088 CPU的地址/数据总线（AD7～0）和地址/状态总线（A19～16/S6～3）是分时复用总线，即CPU在与存储器或I/O端口进行数据交换时，总是在T1状态首先送出访问存储器或I/O端口的地址信息，随后又用这些引脚来传送数据和状态信号。8088 CPU利用T1状态中的ALE信号的下降沿将地址锁入地址锁存器中。 最小组态下，存储器读周期时序是这样的。首先 IO/信号在Tl状态开始后就变为低，表示与存储器通信。其次，从Tl状态开始， Al9～0出现的信号是20位地址信