使用电路板级测试的封微电路的鉴定.docVIP

使用电路板级测试的塑封微电路的鉴定(1) 【摘要】本文描述了311-INST-001指令,修订本A，塑封微电路章节中所述的塑封微电路产品保证体系的低成本替代体系。它适用于在极限时间和预算约束条件下实施的项目中和乐于在元器件规划活动中接受较高等级风险的项目中。 推荐的鉴定体系基于元器件的电路板级功能测试，它包括鉴定体系的若干标准元素，比如，破坏性物理分析（DPA）、专用设计评价和创新鉴定方法。本文描述了这种新方法的实例。 1．背景 商用以及航天和军用元件制造商在其产品的质量与可靠性问题上采用了不同的理念，这些理念可描述为“正确制造产品”和“按规则制造加正确测试产品” 的方法。多数塑封微电路制造商都依靠内建可靠性设计和彻底的过程控制，把其产品的质量与可靠性试验与验证留给最终用户去做。为此，在高可靠系统中使用塑封微电路总是有风险，塑封微电路的鉴定与试验的目的就是针对在专用条件下已知的失效机理来减小这些风险。 正如哥达德空间飞行中心311-塑封微电路指令中描述的那样，空间项目用全面质量保证体系是消耗时间和资源最多的体系。现有的塑封微电路质量保证体系要求对元器件实施全面电测试和应力试验，它包括若干元素，其中最重要的3个元素是筛选、环境应力试验（或鉴定）和破坏性物理分析（DPA）。筛选的主要元素是电测试和老练（BI）。环境应力试验（EST）的主要元素是多次温度循环、辐射试验、高温工作寿命试验（HTOL）和在潮湿环境下的高加速应力试验（HAST）。图1概述按311-塑封微电路指令进行COTS器件鉴定与筛选中实施的关键程序。 图1 塑封微电路传统鉴定体系的简化试验流程 传统质量保证体系中费用和时间消耗最多的程序是电测试、老练和HTOL试验。对于诸如微处理器、存储器、高速/高分辨率A/D与D/A变换器、ASIC等之类的复杂微电路来说，这些种类的试验花钱特别多。这些程序的费用包括自动测试设备（ATE）的测试程序的编制、高技术插座、老练和HTOL试验板的设计与制造以及实施的测量等，一批器件的试验与测试费用为2万到20万美元不等，甚至更高。 替代的低费用策略的前提是取代个别器件的电测试与应力试验。很明显，这样的取代不能提供类似于传统鉴定体系的器件质量与可靠性的置信度，目的只是在项目特定条件下减小器件应用的风险。 一般来说，电路板测试被实施用来评价带有被焊接到印制电路板（PCB）上元件的组件的质量与可靠性。虽然目前的研究已论证了组件缺陷的等级超过0.1%，但PCB焊点与金属化互连的评价不属于本文的范围，目的是要把电路板级测试并入到塑封微电路的鉴定体系中去。 在接受商用器件费用实在的风险减小策略时，下列不同意见应得到考虑与评估： 电子工业界一般假定系统集成与使用过程（元件----电路板-----系统----- 现场）中任何阶段找到的故障所花的费用是其前一阶段的10倍。考虑到空间用系统昂贵的试验与筛选，集成过程的最后阶段或任务执行期间的费用增长率会比10倍高得多。全面测试费用应根据系统集成和任务执行期间可能失效费用进行权衡。 2）具有大量功能测试矢量的复杂IC的全面电测试只能由制造商或专业化试验室去实施，1个样品可能需要许多小时的测试，有缺陷器件的逃逸概率会较高。象IDDQ测试那样的专用测试方法的使用，会有助于降低有缺陷器件逃逸筛选的概率。 3) 现有的研究已显示，对于优质批的塑封微电路来说，附加的筛选不会给器件的质量与可靠性增值。此外，由于测试期间不当的搬运和可能的ESD/EOS过应力的影响，有可能对器件造成损伤。在这种情况下，就必须制定风险减小策略，这种策略把重点放在器件批的全面鉴定上，并把器件可接受筛选等级降到最低。本体系应有效使用质量保证体系的其它元素，包括破坏性物理分析、专用设计评价、器件历史分析。 这些试验、检验与分析连同制造商信息与器件应用历史都可提供质量与可靠性相关的有价值的信息，这样就能明显减小未全面筛选的器件应用的风险。 应注意，对于在所有情况下都适用的商用塑封微电路来说，没有普遍接受的可靠性评价体系。为此，应按项目的特定要求和创造性地使用311-塑封微电路指令的元素来建立塑封微电路的鉴定体系。应由元器件和系统或设计工程师联合促成基于电路板级测试的质量保证体系，同时还应考虑到元器件、PCB的复杂度和财政限制。应在对仪器制订计划和进行设计的项目最早阶段作出使用电路板级测试的决策，以筛选和鉴定塑封微电路。 2．电路板级测试 为了有效地使用电路板级测试来评价元器件，电路板的电路设计应符合下列要求和建议： 1）电路和应用电路板应为测试而设