数字电路ch2new.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路ch2new.ppt

§2-4 I2L集成逻辑门 I2 L基本单元电路 I2 L门电路 I2 L的主要优缺点 I2 L基本单元电路 ? 电路的组成 射极加正电压VE,构成恒流源I0 I0 多集电极晶体管T2,C1、C2、C3之间相互隔离 T2的驱动电流是由T1射极注入的,故有注入逻辑 ? 工作原理 1、当VA = 0.1V低电平时,T2截止,I0从输入端A流出,C1、C2和C3输出高电平 2、当A开路(相当于输入高电平)时,I0流入T2的基极, T2饱和导通,C1、C2和C3输出低电平。 逻辑符号 A--输入 C1、C2和C3--输出 电路的任何一个输出与输入之间都是“非”逻辑关系 电路可简化为: 返回 I2 L门电路 ? “与”门 线与 逻辑功能: F=A?B ? “与或非”门 VE用输入变量来代替 逻辑功能: 返回 I2 L的主要优缺点 ? 优点 1. 集成度高 2. 功耗小 3. 电源电压范围宽 4. 品质因素最佳 5. 生产工艺简单 电流在1nA~1mA范围内均能正常工作 I2L的品质因数只有(0.1~1)pJ/门 ? 缺点 1. 开关速度低 2. 噪声容限低 I2L的逻辑摆幅仅700mV左右,比ECL还低,但其内部噪声小,因此电路能正常工作 3. 多块一起使用时,由于各管子输入特性的离散性,基极电流分配会出现不均的现象,严重时电路无法正常工作 返回 M=P(功率)·tpd(速度),它表示门电路性能的优劣,单位是皮焦(pJ)。 §2-5 MOS集成逻辑门 NMOS反相器 NMOS门电路 CMOS门电路 NMOS反相器 ? MOS管的开关特性 数字逻辑电路中的MOS管均是增强型MOS管,它具有以下特点: 当|UGS||UT| 时,管子导通,导通电阻很小,相当于开关闭合 当|UGS||UT| 时,管子截止,相当于开关断开 ? NMOS反相器 设电源电压VDD = 10V,开启电压VT1 = VT2 = 2V 1、A输入高电平VIH = 8V 2、A输入低电平V IL = 0.3V时, ? 电路执行逻辑非功能 工作管 负载管 T1、T2均导通,输出为低电平VOL ≈0.3V T1截止T2导通,电路输出高电平VOH = VDD - VT2 = 8V。 返回 NMOS门电路 ? NMOS与非门 工作管 串联 负载管 工作原理: T1和T2都导通,输出低电平 2、当输出端有一个为低电平时, 与低电平相连的驱动管就截止,输出高电平 电路 “与非”逻辑功能: 注: 增加扇入,只增加串联驱动管的个数,但扇入不宜过多,一般不超过3 1 1 通 通 0 1、当两个输入端A和B均为高电平时 0 1 止 通 1 返回 CMOS电路 ? CMOS反相器 PMOS NMOS 衬底与漏源间的PN结始终处于反偏,NMOS管的衬底总是接到电路的最低电位,PMOS管的衬底总是接到电路的最高电位 柵极相连做输入端 漏极相连做输出端 电源电压VDD>VT1+|VT2|,VDD适用范围较大可在3~18V, VT1--NMOS的开启电压 VT2--PMOS的开启电压 工作原理: 1、输入为低电平VIL = 0V时 VGS1<VT1 T1管截止; |VGS2| >VT2 电路中电流近似为零(忽略T1的截止漏电流),VDD主要降落在T1上,输出为高电平VOH≈VDD T2导通 2、输入为高电平VIH = VDD时,T1通T2止,VDD主要降在T2上,输出为低电平VOL≈0V。 实现逻辑“非”功能 返回 . CMOS反相器的主要特性 CMOS反相器的电压传输特性如图所示。该特性曲线大致分为AB、 BC、 CD三个阶段。  AB段:UI<UTN输入低电平时,UGS1<UTN, |UGS2|>|UTP|, 故V1截止,V2导通,UO=UOH≈UDD,输出高电平。 CD段:UI>UDD-|UTP|输入为高电平,V1导通,而|UGS2|<|UTP|,故V2截止,所以UO=UOL≈0,输出低电平。 图 3-21 CMOS反相器的电压传输特性 BC段:UTN<UI<(UDD-|UTP|),此时由于UGS1>UTN,UGS2>|UTP|,故V1、V2均导通。若V1、V2的参数对称,则UI=1/2UDD时两管导通内阻相等,UO=1/2UDD。因此,CMOS反相器的阈值电压为UT≈1/2UDD。BC段特性曲线很陡,可见CMOS反相器的传输特性接近理想开关特性, 因而其噪声容限大,抗干扰能力强。 CMOS反相器的电流传输特性如图所示,在AB段由于V1截止,阻抗很高,所以流过V1和V2的漏电流几乎为0。 在CD段V2截止,阻抗很高,所以流过V1和V2的漏电流也几乎为0。只有在BC段

文档评论(0)

xinshengwencai + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:5311233133000002

1亿VIP精品文档

相关文档