EDA技术和工具第二讲.pptVIP

EDA 技术和工具 Electronic Design Automation: Techniques and Tools ASIC 设计流程 熊晓明 xmxiong@ 2013年 contents 集成电路设计和EDA ASIC设计流程 前端设计 工艺库 HDL 逻辑综合与优化 各项设计指标的平衡（trade-off） 测试设计（DFT） 后端设计（layout） 实体综合（physical compiler） ECO和Manual Editing 动态时序仿真 静态时序分析 版图验证（Design Rule Checking 设计方法的变迁 设计方法的变迁 Integrated Circuit Design Flow: Acknowledgements: Prof. John Wawrzynek of UC, Berkeley Lecturer John Lazzaro of UC, Berkeley 美国的集成电路设计和EDA的人才需求与就业 LinkedIn Groups Group: Physical Design Masters Subject: Announcement from Physical Design Masters Mirafra is hiring for below positions. 1. DFT Engineer 3+ years , We have lead position as well: Skills: ATPG, MBIST, LBIST, 2.Verification Engineer: 3+ years , Looking for System verilog with protocol experience, SOC Verification ARM based verification, Full Chip Verification,IP level Verification. 3. Physical Design: 4+ years , Looking for ICC, SOC encounter 4. RTL Design and Integration: 3+ years looking for VHDL Verilog, CDC,Linting, Spyglass, RTL Coding 5. Emulation Engineer: 3+ years looking for FPGA based Zebu Both Synthesizable TB and HDL cosimulation 6. STA Synthesis 3.5+ years exp in STA and Synthesis 7. Post Silicon Validation Engineer with 4+ years exp in processor side Please send your profiles to naveenyk@ 集成电路设计的流程 产品对芯片的要求 -》定义芯片功能 -》芯片整体设计和功能分割 -》RTL coding -》验证与测试 -》逻辑综合 -》验证与仿真 -》Physical Implementation -》验证与测试 -》Debugging 集成电路设计中，验证与仿真占了整个设计时间的70%以上。 因时间而失败的设计，大多数是在 设计-》纠错-》再设计 的循环中走不出来。 Integrated Circuit Design Flow: Acknowledgements: 感谢： 大连东软信息学院 嵌入式系统工程系 张永锋 可编程片上系统 SOPC）System-on-a-Programmable-chip Software/Hardware Co-Design Software/Hardware Co-Design * 晶体管层面的设计进展为门电路层面设计（Schematic Entry） A B 从门电路层面 Gate 的设计到寄存器级层面 Register Transfer Level 设计的飞跃。 Verilog、VHDL来描述他们所要设计的集成电路 System C gate array 》standard cells building blocks software/hardware co-design 电 路 综 合 与 验 证 系 统 设 计 与 验 证 行 为 设 计 与 分 析 逻 辑 设 计 与 分 析 布 局 布 线 物 理 验 证 模 拟 仿 真 前端设计 后端设计 面 向 制 造 的 设 计 EDA公共服务平台——IC设计流程与特点 A B 设计过程中存