DDR存储器电接口检验pdf.docVIP

DDR 存储器电接口检验 应用指南  从智能手机到服务器场，几乎每种电子器件都采用某种 形式的 RAW 存储器。尽管闪存 NAND 因在各种消费电 子中盛行而持续增长，但 SDRAM 仍是大多数计算机及 基于计算机的产品采用的主要存储器技术，其以每个比 特相对较低的成本，提供了优秀的速度和存储容量组合。 DDR 或双倍数据速率 SDRAM 已经成为当前首选的存储 器技术，随着各个公司努力提高速度和容量，同时降低 成本、能耗预算及存储器设备的物理尺寸，这一技术也 在不断演进。 随着时钟速率和数据传送速度在每次性能进步中不断提 高，存储器子系统的模拟信号完整性越来越多地成为设 计人员关注的领域，他们必须保证系统性能余量，或保 证一个系统内部的存储器和存储控制设备的互操作能力。  许多性能问题，甚至协议层的问题，都可以追溯到信号 完整性问题。因此，在存储器设备上进行模拟检验的重 要意义已经提升到验证多种电子设计中的关键步骤。 JEDEC(联合电子设备工程委员会)已经详细规范了抖动、 定时和电气信号质量测试。JEDEC为每种存储器技术描 述的一套完善的测试包括时钟抖动、建立和保持时间、 信号过冲、下冲、跳变电压等参数。但是，根据规范执 行这些测试带来了一系列挑战，处理这些挑战非常复杂， 也非常耗时。采用正确的工具和技术可以明显缩短测试 时间，保证最准确的测试结果。在本应用指南其余部分， 我们将讨论泰克为存储器测试提供的解决方案“工具套 件”的多个单元，这些套件可以帮助您克服固有的挑战， 简化验证过程。 应用指南  图 1. DDR3 DIMM“背面”通路上的测试点。 信号接入和探测 在存储器验证要克服的第一批障碍中，其中一个障碍是 接入和采集必要信号的问题。JEDEC标准规定应在存储 器器件的BGA球输出上进行测量。FBGA器件包括一个 用于特定用途、不能接入的焊球连接阵列，那么怎样才 能实现这种测量呢？ 一个解决方案是在PCB布线过程中进行测试设计，在存 储器器件下面直接包括通路，这些通路可以在电路板背 面探测。尽管这些测试点并不是严格地“位于器件球输 出上”，但在实践中，通过 PCB 的轨迹长度一般足够短， 信号劣化影响非常小。在使用这种方法时，信号完整性 通常相当好，能够以可接受的测试余量执行电接口验证。  图 2. 焊接到 DIMM 上的 P7500 微型同轴电缆探头尖端。 技术 JEDEC 规范(最新更新) DDR JESD79F (2008 年 2 月) DDR2 JESD79-2F (2009 年 11 月) DDR3 JESD79-3E (2010 年 7 月) LPDDR JESD209B (2010 年 2 月) LPDDR2 JESD209-2B (2010 年 2 月) GDDR5 JESD212 (2009 年 12 月) 表 1. JEDEC DDR 技术规范。 尽管这类应用可能可以使用手持式探头，但可能很难在 多个探头尖端和测试点之间保持良好的电气接触。考虑 到某些JEDEC测量要求三个或三个以上的测试点，外加 片选、RAS 和 CAS 等其它可能需要限定存储器状态的信 号，使用焊接式探头连接迅速成为吸引许多工程师的备选 方案。 泰克已经开发出为这类应用专门设计的多种探测解决方 案。P7500系列探头提供了4 GHz - 20 GHz的带宽，是 存储器应用首选的探头。图2说明了特别适合存储器应用 的多种P7500 探头尖端中的一种。这些“微型同轴电缆” 探头为必须焊接及固定在相应位置的情况提供了经济的 解决方案，同时提供了完美的信号保真度及高达 4 GHz 的带宽，远远超越了测试高达 DDR3 @ 1600 MT/s 的存 储器器件的需求。  /topic/company/tek/DDR 存储器电气特性验证 存储器器件插补器 存储器器件插补 TriModeTM 接入点 上的插座 器 目标器件上的存储 被测电路板 通过 TriMode? 探测技术，您可以在传 器插座，带指引柱 统差分模式下工作，也可以选择包括 接地( )，进行单端测量和共模测量 图 4. DDR 转接板内插板组件 图 3. P7500 TriMode 尖端连接。  P7500存储器在存储器应用中的另一个优势是其已获专 利的 TriMode? 功能。这种独特的功能允许探头在 + 和 - 之间进行差分测量，或在信号和接地之间进行单端测量。 通过使用探头尖端的三个焊接连接，用户能够使用探头 上的控制按钮或示波器上的菜单命令，在差分模式和单 端模式之间切换。这种技术在存储器应用中的作用可以 用实例来说明，如把