EDA实验报告(绝对有用)说明.docVIP

EDA 设 计 与 实 验 院系：电子工程与光电技术学院 专业： 通信工程 班级： 0座机电话号码 姓名： 包华广 （32号） 学号： 0座机电话号码7 指导老师： 蒋立平 花汉兵 目录： 摘要 - - - - - - - - - - - - - - - 1 正文部分 1.设计电路功能要求 - - - - - - - - - - - - - 1 2.方案论证 - - - - - - - - - - - - - 1 3. 各子模块设计原理 - - - - - - - - - - - - 2 3.1 时钟信号发生模块 - - - - - - - - - - - - 2 3.2 计时模块 - - - - - - - - - - - 4 3.3 计时电路 - - - - - - - - - - - - 6 3.4 校正电路模块 - - - - - - - - - - - - 6 3.5 整点报时模块 - - - - - - - - - - - - 8 3.6 闹钟功能模块 - - - - - - - - - - - - 8 4、设计总电路原理 - - - - - - - - - - - - - 9 二．总结部分 5. 调试、仿真与下载 - - - - - - - - - - - - - 10 6. 实验结果 - - - - - - - - - - - - - 10 7. 实验中遇到的问题与解决方法 - - - - - - - - - 11 8. 实验体会与收获 - - - - - - - - - - - - - 12 9．参考文献 - - - - - - - - - - - - - - - - 12摘要：本实验利用QuartusII软件，结合所学的数字电路的知识设计一个24时多功能数字钟，具有正常分、秒计时，动态显示，保持、清零、快速校分、整点报时、闹钟功能。 文章分析了整个电路的工作原理，还分别说明了各子模块的设计原理和调试、仿真、编程下载的过程，并对最终结果进行总结，最后提出了在实验过程中出现的问题和解决的方案。 通过实验掌握了一些逻辑组合器件的基本功能和用法，同时体会到了利用软件设计电路的方便快捷，避免了硬件布线的繁琐，提高了效率。 关键词 EDA 数字计数器 动态显示 清零 快速校分 整点报时 闹钟设置 1、设计要求： （1）设计一个具有校时、校分，清零，保持，整点报时，日期显示和可设置闹钟功能的数字钟。 （2）对数字钟的采用层次化的方法进行设计，要求设计层次清晰、合理；构成整个设计的功能模块既可采用原理图输入法实现也可采用文本输入法实现。 （3）数字钟的具体设计要求具有如下功能： 1、数字钟最大计时显示23小时59分59秒； 2、在数字钟正常工作时可以对数字钟进行快速校时和校分，即拨动开关K1可对小时进行校正，拨动开关K2对分进行校正； 3、在数字钟正常工作情况下，可以对其进行不断电复位，即拨动开关K3可以使数字钟时、分、秒显示回零； 4、保持功能是要求在数字钟正常工作情况下，拨动开关K4可以使数字钟保持原有显示，停止计时； 5、整点报时是要求数字钟在每小时整点到来前进行鸣叫，且分别在59分51秒、53秒、55秒、57秒低鸣，59分59秒高鸣； 6、日期显示要求数字钟能正确显示星期几数，且可通过开关进行设置； 7、可设置闹钟是指数字钟在显示为任意设置的闹钟时间时，蜂鸣器进行鸣叫提醒； （4）对设计电路进行功能仿真。 （5）将仿真通过的逻辑电路下载到EDA实验系统，对其功能进行验证。 2、方案论证： 多功能数字钟系统可以分为以下几大模块：时钟信号发生模块、计时模块、动态显示模块、校正电路模块、整点报时模块和闹钟功能模块。 由于EDA实验系统提供的系统时钟信号频率为48MHz，而正常数字钟所需秒基本计时信号频率为1Hz，分、时计时信号分别由秒、分的进位信号提供，所以需设计分频器得到1Hz信号，分频器可由计数器实现，计数器可由触发器，模10计数器等器件设计。 在数字钟中，计时模块应包括时间计时和日期计数。由于秒位和分位都是0—59循环计数，即需模60计数器，时位是0—23循环计数，故需要模24计数器，日期是1—7循环计数，需模7计数器，其计数应由时位输出信号控制。整体思考数字钟的功能，要求计时电路具有清零和保持功能，所以计数器可以用清零法设计，计数器需要有上级计时信号输入并输出下级计时信号，需要有计数控制端来保持当前数据，即计数使能端，为保证计数正确性，消除各级延时对系统的影响，数字钟计时模块内部各计数器应同步计数。 校正电路的设计和工作原理为通过开关控制选择时钟位的计数频率，分位、时位、星期位可用1Hz信号作为校正信号。 整点报时