基于FPGA的数字日历设计.docVIP

基于FPGA的数字日历设计 　　摘 要： 介绍了一种基于FPGA的数字日历设计方案，采用VHDL语言编程设计了一个具有年、月、日、星期、时、分、秒计时显示功能，时间调整功能和整点报时功能的数字日历。采用VHDL和原理图相结合的设计输入方式，在Quartus Ⅱ开发环境下完成设计、编译和仿真，并下载到FPGA芯片EP1C3T144?3上进行结果验证。结果表明：该设计方案切实可行，对FPGA的应用和数字日历的设计具有一定参考价值。 　　关键词： 数字日历； VHDL； FPGA； Quartus Ⅱ 　　中图分类号： TN710?34； TP391 文献标识码： A 文章编号： 1004?373X（2014）03?0137?04 　　Design of digital calendar based on FPGA 　　LIU Juan?hua， LI Jin 　　（Faculty of Electronic Information， Xi’an Polytechnic University， Xi’an 710048， China） 　　Abstract： A design scheme of digital calendar based on FPGA is introduced. VHDL programming language is used to design the digital calendar， which has functions of displaying the year， month， day， week， hour， minute， second， time adjustment and the Hourly chime. The input method of the scheme is in combination VHDL and block diagram. The design， compiling and simulation are completed under Quartus Ⅱ development environment. The designed file is accomplished and downloaded into FPGA chip EP1C3T144?3 to verify the results. The experiment results verify that the design scheme is workable， and can provide references for the application of FPGA and the design of digital calendar. 　　Keywords： digital calendar； VHDL； FPGA； Quartus Ⅱ 　　0 引 言 　　电子技术的发展日新月异，其应用无处不在，它正在不断地改变着我们的生活，改变着我们的世界。在这信息化快速发展的年代，时间对人们来说是越来越宝贵，快节奏的生活往往致使人们忘记了时间，一旦遇到重要的事情而忘记了时间，这将会带来很大的损失。因此需要一个定时系统来提醒这些忙碌的人，数字日历的出现能够解决掉这个问题。虽然目前市场上有各式各样的数字日历，但多数只是针对时间显示，功能比较单一，实现方法上多基于单片机方案来实现，不能很好地满足人们日常生活需求。随着FPGA技术的发展，基于FPGA设计数字日历可以实现以软件方式设计硬件的目的，无需购买专用数字芯片，从而克服了传统利用多片数字集成电路设计数字日历存在焊接麻烦、调试繁琐、成本较高等问题。而且，基于FPGA的数字日历与传统系统相比，在设计灵活、开发速度、降低成本、计时精度、功能实现上都得到大幅度提升，能够更好地满足人们日常生活的需要。 　　本文介绍如何利用VHDL硬件描述语言设计一个具有年、月、日、星期、时、分、秒计时显示功能，时间调整功能和整点报时功能的数字日历。在Quartus Ⅱ开发环境下，采用自顶向下的设计方法，建立各个基本模块，再构建成一个完整的基于FPGA设计的数字日历的顶层模块，然后对其进行编译、仿真、引脚锁定，最终下载到可编程逻辑器件上进行结果验证。 　　1 数字日历整体设计方案 　　基于FPGA的数字日历设计分为硬件设计和软件设计两大部分。其原理框图如图1所示。 　　整个数字日历由六个部分组成：显示控制部分，时分秒部分，年月日部分，定时与整点报时部分，星期部分，调整控制部分。秒、分、时分别由两个60进制的计数器和一个24进制的计数器组成。当个计数器达到进位的条件时向下一计数器进位。同样日、月、年也是由不同的计数器组成，当达到所需进位的条件时向