题目VHDL机构与要素.docVIP

题目：VHDL机构与要素 讲授内容提要： 6.4 VHDL程序包 6.5 配置 6.6 VHDL文字规则 教学目的： 1.了解VHDL常用程序包 2.掌握程序包声明使用方法 3.掌握VHDL程序文字规则 教学重点： 程序包声明使用方法，VHDL程序文字规则 教学难点： VHDL程序文字规则 采用教具和教学手段： 多媒体板书相结合 授课时间 2014年 9月27日 授课地点： 第一 教学楼 1106教室 注：此页为每次课首页，教学过程后附；以每次（两节）课为单元编写教案。 二、教学过程 6.3 VHDL库 库是经编译后的数据的集合，它存放程序包定义、实体定义、结构体定义和配置定义。 库的好处在于使设计者可以共享已经编译过的设计结果。 在VHDL语言中可以存在多个不同的库，但是库与库之间是独立的，不能相互嵌套。 6.3.1 库的种类 当前在VHDL语言中存在的库大致可以归纳为4种：IEEE库、STD库、WORK库和用户自定义的库。 6.3.2 库的用法 LIBRARY 库名 ; USE 库名. 程序包名.项目名； 例如，需要使用IEEE库中的STD_LOGIC_1164程序包所有项目，则使用语句为： LIBRARY IEEE ; USE IEEE. STD_LOGIC_1164.ALL； 为了使已定义的常数、数据类型、元件调用说明以及子程序等能被更多的其它设计实体方便地访问和共享，可以将它们收集在一个VHDL程序包中。 多个程序包可以并入一个VHDL库中，使之适用于更一般的访问和调用范围。 6.4.2 VHDL标准程序包 STD_LOGIC_1164：包含一些数据类型、子类型和函数定义。 STD_LOGIC_ARITH：在STD_LOGIC_1164的基础上扩展了三个数据类型UNSIGNED、SIGNED和SMALL_INT，并为其定义了相关的算术运算符和数据类型转换函数。 STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED：是SYNOPSYS公司的程序包，重载可用于INTEGER类型及STD_LOGIC和STD_LOGIC_VECTOR类型混合运算的运算符，定义由STD_LOGIC_VECTOR到INTEGER型的转换函数。 STANDARD和TEXTIO程序包：STANDARD程序包中定义了许多基本的数据类型、子类型和函数。TEXTIO程序包定义了支持文件操作的许多类型和子程序，主要供仿真器使用。 6.6 VHDL文字规则 6.6.1 标识符 VHDL’87标准，短标识符命名规则： 1.须由英文字母、数字包括0～9 以及下划线“_”组成； 2.任何标识符必须以英文字母开头。 3.不允许连续出现两个下划线； 4.最后一个字母不能是下划线; 5.标识符中的英语字母不分大小写; 6.VHDL中的保留字不能作为短标识符来使用; VHDL’93标准，扩展标识符命名规则： 1.须由反斜杠来分隔，如\addr_bus\; 2.允许包含图形符号和空格等，如\addr_bus\和\addr_b us\; 3.两个反斜杠之间可以用数字开头如\16_addr_bus\ ； 4.两个反斜杠之间可以使用保留字; 5.扩展标识符中允许多个下划线相连; 6.同名的扩展标识符和短标识符不同; 7.扩展标识符区分大小写； 8.若扩展标识符中个含有一个反斜杠，则应该用两个相邻的饭斜杠来代替；