論理回路基礎-mtl.t.u.pptVIP

6. 順序回路の基礎 五島 正裕 組み合わせ回路 と 順序回路 組み合わせ回路 (combinational circuit) 無記憶 現在の入力 ? 出力 ex) 0101…0…0 ? 0 0101…1…0 ? 0 順序回路 (sequential circuit) 記憶 入力の履歴 ? 出力 ex) 0101…0…0 ? 0 0101…1…0 ? 1 記憶素子 の 原理 記憶 ループのある回路の安定状態 ループのある回路 安定 不安定（発振） 記憶素子の基礎 フリップ?フロップ (flip-flop : FF) 論理ゲートで構成 2個の NOT からなるループ 2つの安定状態 1bit を記憶 記憶素子の基礎 SR-ラッチ (Set/Reset-latch) S でセット，R でリセット ※ 普通は，両方とも ON にはしない SR-ラッチ の動作 SR-ラッチ の動作 非同期式／同期式 順序回路 非同期式 (Asynchronous) 入力の変化 ? 状態遷移 同期式 (synchronous) クロック (clock) 入力の変化 ? 状態遷移 非同期式／同期式 順序回路 非同期式／同期式 順序回路 非同期式回路 設計がより難しい ex) 入力が同時に2つ変わると，実際上 設計不能 本質的に非同期的な部分には不可欠 同期式回路 設計がより容易 「非同期