同步时序逻辑电路计的教学方法探讨.doc

同步时序逻辑电路设计的教学方法探讨 ?李澄举 (嘉应大学 计算机系， 广东 梅州 514015) 摘要：本文对“数字逻辑”课程中同步时序逻辑电路设计的教学方法进行了探讨，提出了根据二进制状态表导出激励函数的行之有效的简化方法及卡诺图的变换。 关键词：数字逻辑，同步时序逻辑电路，卡诺图 一、引言 作为功能部件级的逻辑电路设计的教学，难度最大的莫过于时序逻辑电路了。对于难点的教学，力求在讲述过程上有一个清晰的思路，教给学生一个简单有效的设计方法，尽量避免烦琐的推导和计算。本文就设计过程中的“由给定的二进制状态表确定触发器的激励函数和输出函数”的一个环节来说明这个问题。 二、根据二进制状态表求指定触发器激励表的简化方法 这个环节通常是用触发器的激励表来转换的。这种转换无疑对熟练激励表的应用有好处，但繁琐的转换工作增加了很多工作量，降低了设计工作的效率，不利于教学任务进度的完成。 例如，在给出的二进制状态表的情况下，用触发器的激励表的转换，求出选用J-K触发器时的激励函数和输出函数表达式就比较麻烦。 设二进制状态表如下表1所示，J-K触发器的激励表如表2所示。 因为给出的状态表有4个状态，它需要2个J-K触发器。要求的激励函数有J2、K2、J1、K1等4个，一个输出函数1个Z，总共需要画5个卡诺图来求解。 由于输出函数与激励表无关，可直接根据状态表填出3变量卡诺图求解： 观察输出函数Z的卡诺图，它就是按状态表的行列顺序直接填写的，具有很强的直观性。根据这个卡诺图可求出输出函数表达式为： 求激励函数J2、K2、J1、K1的表达式则需要根据状态表和激励表按步骤填写。 一、求J2、K2时，在状态表中只保留y2和y2n+1的对应状态，求J1、K1时则保留y1和y1n+1的对应状态列，保留后的状态表如表3和表4所示。 二、根据表2（激励表）和表3（或表4）填写求J2、K2（或J1、K1）的卡诺图。如图2所示。 这样，根据图2所示的卡诺图，激励函数才能求出来： ； ； ； 当然，二进制状态表的现态排列秩序必须按格雷码排列，如本例按00、01、11、10排列，否则在填写卡诺图前须先作好格雷码排列。在熟练的时候，只用状态表1，表3和表4是不必作出来的，心里知道就行了，可直接填写出图2所示的各激励函数的卡诺图。但由于各种状态混合在一个状态表内，,若触发器数目较多时，或精神稍有不济，应用激励表填卡诺图出错的机会比较多，卡诺图错了，当然会得出错误的激励函数表达式。 实际上，多数时序电路所用的触发器数目较多，不可能用上述烦琐的方法，或者说设计方法需要简化，以提高设计效率。 由于激励函数是外部输入x和触发器状态y的函数，并且二进制状态表就包含了这几项，我们就有理由可以用求输出函数Z的类似方法直观而快捷地得出激励函数的表达式。为此，将状态表稍加整理，并根据J-K触发器的次态方程 及 避开激励表，求出激励函数。 仿照求输出函数Z的方法，求J2、K2时，我们将状态表中的列和Z列去掉，直接得到一个三变量的求的卡诺图（若求J1、K1，则将状态表中的列和Z去掉，得出求的卡诺图），如图3所示。 可得状态方程： =+x y2 及 = (或=1·+·y1) 。 对比次态方程 及 。 各项的系数，同样可得 ； 及 ；。 由此可见，设计方法得到了简化，提高了设计效率。 用这种方法，适用于基本触发器，例如D触发器和J-K触发器等。T触发器不是基本触发器，它是由J-K触发器的J、K端并接而成T端的，处理T触发器时会遇到问题：用图3的方法得到的状态方程对比T触发器的次态方程 及 T1=1的结果正确，因为= 1·+·y1。 求T2时，对比=+x y2 有T2=和= x ，这样，T2就有两个值：和，这不合符事实。这是因为和本来是基本J-K触发器的J2和K2的值，不是T2的值。 当J2≠K2时，用对比的方法显然不能得到T触发器的T值，需找出T2和J2、K2之间的关系进行转换。 T触发器和J-K触发器的次态方程分别为： ， ， 因为是同一个状态表，故可令 = 利用异或运算因果互换律可得 T =（ =（） y = == = 推导过程也可用卡诺图，如图4所示。先令P1=、P2= y，再画出P1和P2的卡诺图，然后在卡诺图中进行T=P1P2的运算，最后得出结果。 显然，当J1=K1=1时，T1==1； 当 、时，T2 =（2）2+y2=2+y2 = 。 故用状态表求T触发器的激励方程时，应先求出J-K触发器的激励方程J和K