毕业论文—-万年历的设计与实现论文.doc

万年历的设计与实现 摘要：本设计为一个多功能的万年历，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数，具有校对功能。本设计采用EDA技术，以硬件描述语言verilog HDL和VHDL为系统逻辑描述手段设计文件，在Quartus II工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于KH-310开发工具的万年历。系统主芯片采用EP1C12Q240C8，由主程序和BCD模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统通过控制能够完成年、月、日和时、分、秒的分别显示，由按键输入进行数字钟的校时、切换、扫描功能。 关键字：VHDL Verilog HDL EDA 万年历 目录 一、绪论.......................................................................1 1.1选题背景............................................................................................1 1.2课题相关技术的发展.........................................................................1 1.3课题研究的必要性............................................................................2 1.4课题研究的内容................................................................................3 二、EDA技术..............................................................4 2.1 EDA概述...........................................................................................4 2.2什么是EDA.......................................................................................4 2.3 EDA的特点.......................................................................................5 三、FPGA简介...........................................................7 3.1 FPGA概述.........................................................................................7 3.2 FPGA开发编程原理.........................................................................7 3.3FPGA基本结构.................................................................................8 3.4 FPGA系统设计流程......................................................................10 四、万年历设计方案..................................................13 4.1万年历的原理..................................................................................13 4.2 实验程序........................................................................................13 4.3 实验连接........................................................................................34 4.4 实验仿真与实现.............................................