合工大 计算机成原理.docVIP

  • 5
  • 0
  • 约1.99万字
  • 约 20页
  • 2016-10-16 发布于四川
  • 举报
合工大 计算机成原理

合肥工业大学 计算机与信息学院 课程设计报告 课 程: 计算机设计与综合实践 专业班级: 信息安全11-1 学 号: 姓 名: 王佳淼 2014年11月 摘 要 本文介绍了一种采用进行出租车计器的设计本设计实现了出租车计费器所需的一些基本功能计程模块计费模块 关键词:FPGA(Spartan6-LX45),出租车计价器,Xilinx,Verilog HDL 目录 一、 4 1.1 4 1.2 4 二、 4 2.1 分频模块 4 2.1.1 计数器分频模块(FrequencyDiv1) 5 2.1.2 数码管显示分频模块(FrequencyDiv2) 5 2.2 里程模块(Disatance_Cal模块) 5 2.3 时间模块(Time_Cal模块) 5 2.4 计费模块(Money_Cal模块) 5 2.5 数码管显示模块(LED_Display模块) 6 2.6 顶层模块(Taximeter模块) 7 三、 9 四、 9 附录: 单元模块Verilog HDL源代码 10 1. 计数器的分频模块(Frequency_Div) 10 2. 数

文档评论(0)

1亿VIP精品文档

相关文档