3DSoCs中扫描树设计方法详解.ppt

3D SoCs中扫描树的设计方法 报告人：胡静云 导 师：易茂祥 老师 刘 军 老师 * * 参考文献 K. S.-M. Li and J.-Y. Huang, “Synthesizing multiple scan trees to optimize test application time,” IEEE Des. Test Comput., vol. 28, no.2, pp. 62–69, Mar.–Apr. 2011. K. S.-M. Li, Y.-C. Hung, and J.-Y. Hung, “Multiple scan trees synthesis for test time/data and routing length reduction under output constraint,” IEEE Trans. Comput.-Aided Des., vol. 29, no. 4, pp. 618–626, Apr. 2010. Katherine Shu-Min Li (S’04–M’06) received the B.S. degree from Rutgers University, New Brunswick, NJ, and the M.S. and Ph.D. degrees from National Chiao Tung University, Hsinchu, Taiwan, in 2001 and 2006, respectively. * * 主要内容 研究背景 扫描树的构造 实验结果 讨论 * * 研究背景 3 维SOC是高度集成的系统，这就对系统测试带来了巨大的挑战,而可测试性设计方法中基于扫描的设计是最通用的的DFT方法,这大大提高了电路的可测试性设计。但由于单扫描链的弊端包括测试应用时间长以及大量测试数据(TD)。而在多个扫描链中,扫描单元连接到多个短链中，这样TAT明显减少,而TD却不变。 由于3D-ICs需要考虑可用TSVs的数量及I/O只能设计在最底层等问题，之前的2D扫描树合成方法[8]、[10]不能直接应用到3D中。本文中考虑了2D要求的布线长度和压缩率外，还考虑了I/O。 * * 图 1 单扫描链 * * 图 2 扫描树 * * 扫描树构造算法 3-D 电路分割及层分配 相容组构建 物理连接 扫描树构建 * * 扫描树构建算法 图 3 多扫描树构建算法流程 * * 利用电路分割工具hMETIS（超图分割算法），将一个大电路分割成多个子电路，每个子电路作为三维芯片的一层。 根据分割的电路进行层分配，并且扫描输入、输出端口都必须设置于最底层。 3-D 电路分割及层分配 * * 相容组构建 0 1 1 0 1 0 1 1 0 1 0 图 4 单扫描链 * * 1、与FF2相连的表示相容（或反相容）的连线5条（最多） 2、对每个相容组中的扫面单元间的布线长度最短 3、找出总的布线长度最短的相容组划分 图 5 相容（不相容）图 [8] K. S.-M. Li and J.-Y. Huang, “Synthesizing multiple scan trees to optimize test application time,” IEEE Des. Test Comput., vol. 28, no.2, pp. 62–69, Mar.–Apr. 2011. * * 图 6 相容组搜索树 * * 扫描树构建 图 7 相容组排序图 C8—C6—C7—C2 12.5 C8—C7—C6—C2 13.6 * * 物理连接 剩余的不相容扫描单元的连接： ① 插入根节点 插入已构建的扫描树中 ② 插入树的某一层 2. 单独的建立一条扫描链 Hmax= max (H1，H2，H3，…，Hn) * * ① 插入根节点：离某棵树的输入端口近 增加了树的高度，叶子结点数不变（输出端口数不变） 能插入第 i 颗树的扫描单元的数目： #SSCi = Hmax — Hi ff2 ff1 ff3 ff7 ff5 ff4 ff9 ff6 ff8 * * X 0 ② 插入树的某一层: 与所要插入的层中的所有扫描单元相容，并 且有可用的输出端口 增加叶子结点数（输出端口），树的高度不变 6 * * 1.2.3 Root 1.2.3.4 2.3.4 1.2.4 11 5.8.10 4 5.8.10 5.8.