数字电子技术04译码器解剖.ppt

二、译码器/数据分配器 （1）译码： (4)二进制译码器（地址译码器）的一般原理图： 1、数据选择器的定义和功能 2、集成电路数据选择器 1、数值比较器的定义和功能 2、集成数值比较器74HC85 1、半加器和全加器 （1）半加器 （2）全加器（Full Adder） 2、多位数加法器 （1）串行进位加法器 (2)超前集成进位加法器 （3）超前进位产生器74LS182 （3）超前进位产生器74LS182 3、减法运算 （1）反码和补码（无符号数） 补码的定义： ①4位减法运算逻辑图： ②减法运算过程分析： * 4、集成算术/逻辑单元（ALU74181） 74LS181双极型ALU 例：试用两片全加器74LS183组成一个四位加法器 4.5 组合可编程逻辑器件(PLD) 4.5.1 PLD的结构、表示方法及分类 1. PLD的结构 4.5.1 PLD的结构、表示方法及分类 2. PLD的表示方法 PROM的PLD表示法  =1 =1 =1 =1 C -1 B3 B1 B2 B0 A3 A1 A2 A0 D?3 D?1 D?2 D?0 D3 D1 D2 D0 V 1 1 1 1 1 C -1 B3 B1 B2 B0 A3 A1 A2 A0 D3 D1 D2 D0 V 1 ④完整的四位减法运算电路 最后结果 （1）74LS181的功能表 （2）逻辑符号 （3）16位全超前进位ALU