ARM和嵌入式系统设计1解析.ppt

流水线技术：几个指令可以并行执行 提高了CPU的运行效率 内部信息流要求通畅流动 译码 取指 执行add 译码 取指 执行sub 译码 取指 执行cmp 时间 Add Sub Cmp 信息存储 1 大端和小端存储法 对于一个多字节类型的数据，在存储器中存放。 小端字节顺序存储法：低字节数据存放在内存低地址处，高字节数据存放在内存高地址处； 大端字节顺序存储法：高字节数据存放在低地址处，低字节数据存放在高地址处。 2 可移植性问题：当在不同存储顺序的微处理器间进行程序移植时，要特别注意存储模式的影响。在多台不同存储顺序的主机之间共享信息可以有两种方式：单一存储方式共享数据、允许主机以不同的存储方式共享数据。 3．通信中的存储顺序问题：在网络通信中，Internet协议（即IP协议）定义了标准的网络字节顺序。该字节顺序被用于所有设计使用在IP协议上的数据包、高级协议和文件格式上。很多网络设备也存在存储顺序问题.即字节中的位采用大端法（最重要的位优先）或小端法（最不重要的位优先）发送 4．数据格式的存储顺序：一个典型的例子就是日期表示方法，不同的国家采用不同的表示方法 嵌入式微控制器 嵌入式微控制器（Micro Controller Unit，MCU）又称为单片机：芯片内部集成ROM、EPROM、RAM、总线、总线逻辑、定时／计数器、看门狗、I/O、串行口、脉宽调制输出（PWM）、A/D、D/A、Flash、EEPROM等各种必要功能和外设。嵌入式微控制器具有单片化、体积小、功耗和成本低，可靠性高等特点，约占嵌入式系统市场份额的70％。嵌入式微控制器品种和数量很多，典型产品有8051、MCS-51、MCS-96/196/296、 C166/167、68K系列，TI公司的MSP430系列，以及C540、C541，并且有支持I2C、CAN-BUS、 LCD及众多专用嵌入式微控制器和兼容系列。 西安电子科技大学电子对抗研究所 嵌入式微处理器 嵌入式微处理器（Embedded Micro Processing Unit，EMPU）由通用计算机中的CPU发展而来，嵌入式微处理器只保留和嵌入式应用紧密相关的功能硬件，去除其他的冗余功能部分，以最低的功耗和资源实现嵌入式应用的特殊要求。通常嵌入式微处理器把CPU、ROM、RAM及I/O等做到同一个芯片上。目前主流的32位嵌入式微处理器系列主要有ARM系列、MIPS系列、PowerPC系列等。 目前，70%的移动电话、大量的游戏机、手持PC和机顶盒等都已采用了ARM处理器，许多一流的芯片厂商都是ARM的授权用户，如Intel、Samsung、TI、Freescale、ST等公司。 嵌入式DSP处理器 嵌入式DSP处理器（Digital Signal Processor，DSP）是专门用于信号处理方面的处理器，芯片内部采用程序和数据分开存储和传输的哈佛结构，具有专门硬件乘法器，采用流水线操作，提供特殊的DSP指令，可用来快速地实现各种数字信号处理算法，使其处理速度比最快的CPU还快10~50倍. 嵌入式片上系统 嵌入式片上系统（System On Chip，SOC）： 在单芯片上集成微控制器、数字信号处理器、存储器、数据转换器、接口电路等电路模块，可以直接实现信号采集、转换、存储、处理等功能。是90年代中期出现的一个概念，成为现代集成电路设计的发展方向。最大的特点是成功实现了软硬件无缝结合，直接在处理器片内嵌入操作系统的代码模块，而且具有极高的综合性，用户只需要使用精确的语言，综合时序设计直接在器件库中调用各种通用处理器的标准，然后通过仿真之后就可以直接交付芯片厂商进行生产，设计生产效率高。 IP核（Intellectual Property Core，知识产权核） IP核：是指具有知识产权的、功能具体、接口规范、可在多个集成电路设计中重复使用的功能模块，是实现系统芯片（SOC）的基本构件。 IP核分为： IP软核及IP硬核。IP软核以源代码的形式提供的，IP知识产权不易保护；IP硬核易于实现IP保护，缺点是灵活性和可移植性差。 多核处理器 将两个或多个CPU核封装在一个芯片内部，可节省大量的晶体管和封装成本，同时还能显著提高处理器的性能。另外，由于多核处理器对外的“界面”是统一的，用户不会在主板、硬件体系方面做大的改变，从兼容性和系统升级成本方面来考虑有诸多的优势。 实现两个或多个内核协调工作通常采用：对称（Symmetric）多处理技术和非对称多处理（Asymmetric）两种方式。例如IBM Power 4处理器采用对称多处理技术，将两颗完全一样的处理器封装在一个芯片内，达到双倍或接近双倍的处理