北京航空航天大学《嵌入式系统》课件_第2章_嵌入式硬件基础知识汇总.pptVIP

嵌入式系统 嵌入式系统硬件基础 RISC和CISC 冯·诺依曼体系结构和哈佛体系结构 流水线 桶型移位器 正交指令集 地址重映射 嵌入式微处理器分类 总线 高速输入输出接口 输入输出设备 存储器 FIFO缓冲寄存器 CISC与RISC的数据通道 CISC的背景和特点 增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的（微程序）指令系统来实现 为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数可多可少 寻址方式复杂多样，操作数可来自寄存器，也可来自存储器 采用微程序控制，执行每条指令均需完成一个微指令序列（微程序） CPI ５，指令越复杂，CPI越大。 CISC的主要缺点 指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。 大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢5-10倍)。 软硬功能分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，降低了CPU性能。 不利于先进指令级并行技术的采用 流水线技术 RISC基本设计思想 减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle 精简指令集：保留最基本的,去掉复杂、使用频度不高的指令 采用Load/Store结构，有助于减少指令格式，统一存储器访问方式 采用硬接线控制代替微程序控制 RISC:减少指令平均执行周期数 CPUtime= Instr_Count *CPI * Clock_cycle ICRISC IC CISC, 40% CCRISC ~CCCISC，大致相当 CPIRISC CPICISC ， 30% 超标量、流水线等系统结构， 目标在于减小CPI， 可使CPI1 典型的高性能RISC处理器 SUN公司的SPARC(1987) MIPS公司的MIPS(1986) IBM, Motorola公司的PowerPC DEC、Compac公司的Alpha AXP HP公司的PA-RISC CISC与RISC的对比 哈佛结构 哈佛结构基本特点： 程序指令存储和数据存储分开的存储器结构。 可以使指令和数据有不同的数据宽度。 如Microchip公司的PIC16芯片的程序指令是14位宽度，而数据是8位宽度。 优点： 较高执行效率和数据吞吐率 Motorola公司DSP56311结构 两种Cache结构 一种是数据和指令都放在同一个Cache中，称为普林斯顿结构或者统一化结构Cache（统一型Cache）。 另外一种是数据和指令分别放在两个独立的Cache中，称为哈佛结构（分离型）Cache 优点：能够同时取指和取数；独立选择和优化cache的大小和结构 缺点：程序通过写指令来修改程序自身的代码，两个Cache需要同时刷新；调整指令和数据Cache的比列 桶型移位器 通常的移位器都是一个时钟脉冲左移或者右移1位 桶型移位器采用了开关矩阵电路，可以做到用1个时钟脉冲移位任意位，如下图 不移位操作示意图 循环左移3位操作示意图 正交指令集 orthogonal instruction set 指令格式几乎相同，寄存器和寻址模式的使用独立于具体的指令 简单地说，寄存器和寻址模式与指令“正交” 对比，在早期的Intel微处理器中，某一指令只能使用规定的寄存器 例如指令集 PDP-11, 680x0, ARM, VAX 正交指令集 例2-1：一个正交的两地址指令集中的运算类指令常采用以下格式：定长操作码 + 寻址方式编码 + 定长格式的目的寄存器集+ 定长格式的源寄存器集。 例2-2：ARM处理器有16个通用寄存器，分别命名为R0到R15。ARM处理器的数据处理类指令中的立即数移位指令格式如下： 双密度指令集 指令密度：计算机指令集的一个技术指标，与处理器的体系结构密切相关。它表示该机器指令程序占用存储器空间的大小。有高密度指令和低密度指令之分。与低密度指令相比较，高密度指令执行同样的机器指令序列所需要的指令存储空间较小。 双密度指令集处理器：指令集包含有指令密度不相同的两套指令集。 双密度指令集举例 ARM微处理器是32位设计，配有定长32位的指令集。但ARM微处理器也配备16位指令集，称为Thumb指令集。它允许软件编码为更短的16位机器指令。早期16位Thumb指令集称为Thumb-1指令集，其指令密度远高于32位指令集。2003年6月ARM公司推出了Thumb-2核心指令集技术 。这三种指令集的代码尺寸比较与