AD7606中文电路描述.docxVIP

此电路中所用产品AD7606AD7606-4AD7606-6ADR421特点多通道同时采样数据采集系统实现 16 位性能的布局指南应用:可编程逻辑控制和分布式控制系统电子测试和测量添加到信号链设计器使用信号链设计器 BE TA设计资源设备驱动Software, such as C code and/or FPGA code, used to communicate with a components digital interface.AD7606 IIO Multi-Channel Simultaneous Sampling ADC Linux Driver (Wiki Site)FPGA HDLCED1Z FPGA Project for AD7606 with Nios driver电路功能与优势在电力线路测量和保护系统中，需要对多相输配电网络的大量电流和电压通道进行同步采样。这些应用中， 通道数量从6 个到64 个以上不等。AD76068 通道数据采集系统(DAS)集成 16 位双极性同步采样SAR ADC和片内过压保护功能，可大大简化信号调理电路，并减少器件数量、电路板面积和测量保护板的成本。高 集成度使得每个 AD7606 只需 9 个低值陶瓷去耦电容就能工作。在测量和保护系统中，为了保持多相电力线网络的电流和电压通道之间的相位信息，必须具备同步采样能 力。AD7606 具有宽动态范围，是捕获欠压/欠流和过压/过流状况的理想器件。输入电压范围可以通过引脚 编程设置为±5 V 或±10 V。此电路笔记详细介绍针对采用多个 AD7606 器件应用而推荐的印刷电路板(PCB)布局。该布局在通道间匹 配和器件间匹配方面进行了优化，有助于简化高通道数系统的校准程序。当通道间匹配非常重要时，此电 路可以使用 2.5 V 内部基准电压源 AD7606；而对于要求出色绝对精度的高通道数应用，此电路可以使用 外部精密基准电压源 ADR421，它具有高精度（B 级：最大值±1 mV）、低漂移（B 级：最大值 3 ppm/°C）、 低噪声（典型值 1.75 μV p-p，0.1 Hz 至 10 Hz）等特性。低噪声及出色的稳定性和精度特性使得 ADR421非常适合高精度转换应用。这两个器件相结合，能够实现业界前所未有的集成度、通道密度和精度。电路描述AD7606 是一款集成式 8 通道数据采集系统，片内集成输入放大器、过压保护电路、二阶模拟抗混叠滤波 器、模拟多路复用器、16 位 200 kSPS SAR ADC 和一个数字滤波器。图 1 所示电路包括两个 AD7606 器 件，可以配置为使用 2.5 V 内部基准电压源或 2.5 V 外部基准电压源 ADR421。如果 REF SELECT 引脚接 逻辑高电平，则选择内部基准电压源。如果 REF SELECT 引脚接逻辑低电平，则选择外部基准电压源。电源要求如下：AVCC = 5 V, VDRIVE = 2.3 V 至 5 V（取决于外部逻辑接口要求）。本电路笔记描述一个评估板的布局和性能，其中内置两个 AD7606，构成一个 16 通道数据采集系统。欲浏 览完整的 16 通道 DAS PC 板文档，请访问：/CN0148_PCB_Documentation为实现良好的通道间匹配和器件间匹配，模拟输入通道和器件去耦的对称布局非常重要。所示数据支持利 用图 1 所示 16 通道 ADC 实现的匹配性能。图 1. 采用两个 AD7606 8 通道 DAS 的 16 通道、16 位数据采集系统（原理示意图，未显示所有连接。对于通道间和器件间匹配测试，器件之间的具体连接参见正文）放大16 通道 DAS 的双路 AD7606 板布局在内置多个 AD7606 器件的系统中，为确保器件之间的性能匹配良好，这些器件必须采用对称布局。图 2 显示采用两个 AD7606 器件的布局。图 2. 采用两个 AD7606 的 16 通道 DAS 的 PCB 布局放大AVCC 电压平面沿两个器件的右侧布设，VDRIVE 电源走线沿两个 AD7606 器件的左侧布设。基准电压芯片 ADR421 位于两个 AD7606 器件之间，基准电压走线向上布设到 U2 的引脚 42，向下布设到 U1 的引脚 42。使用实心接地层。这些对称布局原则适用于含有两个以上 AD7606 器件的系统。AD7606 器件可以沿南北 方向放置，基准电压位于器件的中间，基准电压走线则沿南北方向布设，类似于图 2。良好的去耦也很重要，以便降低 AD7606 的电源阻抗，及其电源尖峰幅度。去耦电容应靠近（理想情况是 紧靠）这些引脚及其对应接地引脚放置。REFIN/REFOUT 引脚和 REFCAPA、REFCAPB 引脚的去耦电容是攸关性能的重要