基于CPLD与51单片机的数字频率计的设计方案.docVIP

课 程 设 计 报 告 项目名称：基于CPLD与51单片机的数字频率计的设计 组 员： 赵 聪（2012128089） 关珊珊（2012128022）））） 目 录 1引言 1 2总体方案的分析和设计 1 2.1 测频原理分析 1 2.1.2 基于CPLD与51单片机的数字频率计原理 2 2.1.3误差分析 3 2.2 数字频率计的系统设计 4 3 硬件设计与设计 5 3.1 电源部分电路 5 3.2按键检测及蜂鸣器电路 5 3.3单片机最小系统 6 3.4 CPLD测频模块 6 3.4.1 测频/测周期的实现 6 3.4.2. 控制部件设计 7 3.4.3 计数部件设计 7 3.5 液晶显示模块 9 4 软件设计与实现 10 4.1 CPLD软件设计 10 4.1.1 CPLD模快实现的功能 10 4.1.2 标准频率测试计数器 10 4.1.3 测脉宽逻辑 11 4.2单片机软件设计 11 4.2.1单片机的编程与流程图 11 5性能测试与误差分析 15 5.1 性能测试 15 5.2 误差分析 16 6 结束语 16 [参考文献] 16 附 录 17 1引言 数字频率计是通信设备、视、音频等科研项目生产领域不可缺少的重要测量仪器[1]。基于传统频率测量原理的频率计的测量精度将随被测频率信号频率的下降而下降，在实际应用中有较大的局限性。如果