89ASK调制VHDL程序及仿真.docVIP

  • 1
  • 0
  • 约2.36千字
  • 约 4页
  • 2016-11-22 发布于天津
  • 举报
89ASK调制VHDL程序及仿真

8.9 ASK调制VHDL程序及仿真 1. ASK调制VHDL程序 --文件名:PL_ASK --功能:基于VHDL硬件描述语言,对基带信号进行ASK振幅调制 --最后修改日期:2004.3.16 library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity PL_ASK is port(clk :in std_logic; --系统时钟 start :in std_logic; --开始调制信号 x :in std_logic; --基带信号 y :out std_logic); --调制信号 end PL_ASK; architecture behav of PL_ASK is signal q:integer range 0 to 3; --分频计数器 signal f :std_logic; --载波信号 begin process(clk) begin if clkevent and clk=1 then if start=

文档评论(0)

1亿VIP精品文档

相关文档