EMMC概论.pptxVIP

EMMC概论Anna2016.6.28标题EMMC架构NAND简介EMMC控制器前言EMMC架构eMMC架构是由一个嵌入式储存方案所组成，使用多芯片封装(MCP)技术，把控制芯片(Control chip)和NAND Flash芯片封装在一起，组成一颗单芯片，因此缩小了器件所占用的面积。eMMC内部结构由MMC接口、NAND以及Controller所组成，HOST只需要透过MMC接口下达命令，片内的Controller可以直接对内部的NAND进行算法管理（ECC、Wear-Leveling、BBM），因此简化了对存储器的操作。Part ⅠNAND简介NAND基本单元1.1.1 MOSFET结构及工作原理 – 定义MOS（Metal Oxide Semiconductor金属氧化物半导体），FET（Field Effect Transistor场效应晶体管），即以金属层（M）的栅极隔着氧化层（O）利用电场的效应来控制半导体（S）的场效应晶体管。MOSFET的种类按导电沟道可分为P沟道和N沟道。电路符号如下图所示：NAND基本单元1.1.2 MOSFET结构及工作原理 – 结构用一块P型硅半导体材料作衬底在其面上扩散了两个N型区在上面覆盖一层二氧化硅SIO2绝缘层在N区上方用腐蚀的方法做成两个孔，用金属化的方法分别在绝缘层上及两个孔内做成三个电极：G(栅极)、S(源极)及D(漏极)NAND基本单元1.1.3 MOSFET结构及工作原理 – 原理1/3通常，漏极D与电源正极连接，源极与电源负极连接。在未加栅极电压时，漏极与源极的沟道有两个背靠背的PN结，所以漏极电流几乎为零。NAND基本单元1.1.3 MOSFET结构及工作原理 – 原理2/3当栅极G与源极S之间加上正电压时，金属栅极被充电而聚集起正电荷。正电荷建立起的电场排斥靠近SIO2底面下的P型半导体中的空穴，形成耗尽层。栅极电压进一步加大，直到VGS=VT(开启电压)时，由于电场足够强，会把P型半导体表面的空穴赶走，，同时还会吸引一定数量的电子聚集在两个N区之间。NAND基本单元1.1.3 MOSFET结构及工作原理 – 原理3/3VGS越大，积累的电子越多，这种作用使得与SIO2交界面处的衬底由P型转化为N型。这个感应生成的N型半导体薄层称为反型层。由于反型层的出现，使得原来的PN结消失，并且在漏极与源极之间搭建起N型导电沟道。这时在漏极电压Vds的作用下，电子会自源极经沟道电阻流向漏极，使外电路中产生的漏极电流Id。Vgs越大，感应生成的Ｎ型导电沟道越深，因而Id越大，因此称之为Ｎ型导电沟道增强型MOS场效应管。NAND基本单元1.2.1 NAND单元结构 – 结构NAND内部存储结构单元基于MOSFET。与普通场MOSFET的不同之处在于，在栅极（控制栅(EG or CG)）与漏极/源极之间存在浮置栅(Floating Gate（FG）)，利用该浮置栅存储数据。数据在NAND中是以电荷的形式存储的。存储的电荷的多少，取决于控制栅极所施加的电压。栅极及主板利用氧化膜进行了绝缘处理，一次积累的电荷可以保持长时间。但是，如果氧化膜存在缺陷，或者由于某种原因是绝缘膜遭到破坏，那么闪存将失去记忆。NAND基本单元1.2.2 NAND单元结构 – 数据表示SLC为例，单个存储单元，只存储一位数据，表示成1或0。存储单元中所存储电荷的电压，和某个特定的阈值电压Vth相比：大于Vth，表示1小于Vth，表示0控制CG给FG充电，使FG存储的电荷超过Vth，表示为1。控制CG给FG放电，使FG存储的电荷小于Vth，就表示0。注：NAND每一位(bit)只能从1变为0,不能从0变为1,所以在对其进行写入操作之前要一定将相应块擦除(即将相应块的位全部变为1)。NAND基本单元1.2.3 NAND单元结构 – 写入NAND利用F-N隧道效应，通过硅基层给浮置栅充电，电流从浮置栅极到硅基层。在写入新数据之前，必须先将原来的数据擦除，也就是将浮栅的电荷放掉。NAND基本单元1.2.4 NAND单元结构 –擦除数据的擦除是利用F-N隧道效应放电，可以通过两种方法进行。通过给源极加+12V左右的高电压，释放浮置栅中的电荷。负极门擦除法，通过给控制栅加-10V左右的负电压，挤出浮置栅中的电荷。NAND基本单元1.2.5 NAND单元结构 –读取读取数据的时候给控制栅加 5V左右的读取电压:如果浮置栅中有电荷，此电荷可抵消提供给控制栅的电压，使阈值电压增高。如果浮置栅中没有电荷，且不给控制栅提供12V左右高电压，则漏极~源极之间不会处于导通的状态。因此，通过向控制栅加读取电压(5V)，判断漏极~源极之间是否处于导通状态，可以判断浮置栅有没有存储电荷，进而判断该存储单元是“1”还是“0”。NAND组织结构