2总线与接口芯片.ppt

方式2 分频器 GATE为高并写入计数值n后，在下一个时钟脉冲的下降沿开始减1计数，此时OUT为高 ;当计数值为1时，OUT变为低，当计数值为0时，OUT变为高，且重置初值，继续计数，周而复始 ;在计数期间，即计数值为0前，如写入新的计数值m，将在本计数周期结束后有效。即改变输出频率 ;在计数期间，GATE变为低，将中止计数，当GATE变为高时，重置初值，并计数 ;计数值n一次写入，连续有效 ; CLK GATE 4 3 2 1 0(4) 3 2 1 0(3) 2 1 0 OUT 0(3) 3 2 1 0(3) 2 1 0(3) 2 1 OUT(n=3) WRn n=4 m=3 1、初始值为偶数时，写入控制字后的时钟上升沿，输出端OUT变为高电平。若GATE=1，写入计数初值后的第一个时钟下降沿开始减1计数。减到N/2时，输出端OUT变为低电平；减到0时，输出端OUT又变为高电平，并重新从初值开始新的计数过程。可见输出端OUT的波形是连续的完全对称方波，故称为方波发生器。 方式3 频率可编程的方波发生器(Square Wave Generator) 计数过程 2、初始值为奇数时，写入控制字后的时钟上升沿，输出端OUT变为高电平。若GATE=1，写入计数初值后的第一个时钟下降沿开始减