q单片微机原理及应用课件_第6章_单片机存储器及系统扩展技术.pptVIP

表5-1 80C51与存储器的线路连接 80C51 存储器 P0口经锁存器锁存形成A0～A7 与A0～A7相连 P2.0、P2.1、P2.2 与A8～A10相连 P0口 与D0～D7相连 P2.3 与存储器1的片选信号相连 P2.4 与存储器2的片选信号相连 P2.5 与存储器3的片选信号相连 P2.6 与存储器3的片选信号相连 扩展存储器的硬件连接如图5.5所示。 图为线选法连线图 这样得到四个芯片的地址分配如表5-2所示 表所示为 线选方式地址分配表 ? A15 A14 A13 A12 A11 A10 …. A0 地址范围 芯片1 0 0 1 1 1 1 1 1 0 0 0 …. 0 1 …. 1 7000H---77FFH 芯片2 0 0 1 1 1 1 0 0 1 1 0?????????? …. 0 1?????????? …. 1 6800H---6FFFH 芯片3 0 0 1 1 0 0 1 1 1 1 0?????????? …. 0 1?????????? …. 1 5800H---5FFFH 芯片4 0 0 0 0 1 1 1 1 1 1 0?????????? …. 0 1?????????? …. 1 3800H—3FFFH 对于芯片1 A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A 0 0 X X X 0 0 0 0 ,0 0 0 0, 0 0 0 0 0 X X X 0 1 1 1 , 1 1 1 1, 1 1 1 1 芯片之间的地址不连续，存储空间没有充分利用。此外，有地址的重叠。所以用线选法实现片选，其存储单元地址不是唯一的。 如：0000H,1000H,2000H----7000H都对应于同一个单元。 而我们希望在同一时刻只能选中一个单元。即每个单元的地址应该是唯一的。 2. 译码法 所谓译码法就是使用译码器对系统的高位地址进行译码，以其译码输出作为存储芯片的片选信号。这是一种最常用的存储器编址方法，能有效地利用空间，特点是存储空间连续，适用于大容量多芯片存储器扩展。 常用的译码芯片有：74LS139（双2－4译码器）和74LS138（3－8译码器）等，它们的CMOS型芯片分别是74HC139和74HC138。 图为译码器管脚图 【例5-2】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用译码法进行扩展。 扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0～A10共11根地址线和片选信号与CPU的连接如表所示。 表为80C51与存储器的线路连接 80C51 存储器 P0口经锁存器锁存形成A0～A7 与A0～A7相连 P2.0、P2.1、P2.2 与A8～A10相连 P0口 与D0～D7相连 P2.4 P2.3 译码输出与存储器的片选信号连接 0 0 与存储器1的片选信号相连 0 1 与存储器2的片选信号相连 1 0 与存储器3的片选信号相连 1 1 与存储器4的片选信号相连 P2.3、P2.4作为二-四译码器的译码地址，译码输出作为扩展4个存储器芯片的片选信号，P2.5、P2.6、P2.7悬空。扩展连线图如图5.7所示。（部分译码法） 图5.7 采用译码器扩展8KB存储器连线图 这样得到四个芯片的地址分配如表5-6所示。 表为 译码方式地址分配表 ? P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 …. P0 地址范围 芯片1 0 0 0 0 0 0 0 0 0 0 0 …. 0 1 …. 1 0000H---07FFH 芯片2 0 0 0 0 0 0 0 0 1 1 0 …. 0 1 …. 1 0800H---0FFFH 芯片3 0 0 0 0 0 0 1 1 0 0 0 …. 0 1 …. 1 1000H---17FFH 芯片4 0 0 0 0 0 0 1 1 1 1 0 …. 0 1 …. 1 1800H—1FFFH 全译码： 指除存储器芯片所用地址线与CPU