第05章微型计算机存储器接口技术汇总.ppt

第五章 微型计算机存储器接口技术 一、存储器的分类 3.按在微机系统中位置分类 1.存储容量 存储容量是指存储器所能存储二进制数码的数量， 存储容量=存储字数(存储单元数) ×存储字长(每单元的比特数) 例如，某存储芯片的容量为1024×4，即该芯片有1024个存储单元，每个单元4位代码。 2.存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，也称为访问时间。 存取速度也可用存取周期或数据传输速率来描述. ① 地址译码器： 接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。 ② 控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 ③ 数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。 一、静态RAM ④ 仲裁电路： 当来自CPU的访问存储器请求和来自刷新定时器的刷新请求同时产生时，对二者的优先权进行裁定。 ⑤ 时序发生器： 提供行地址选通信号RAS、列地址选通信号CAS和写允许信号WE，以满足对存储器进行访问及对芯片进行刷新的要求。 三、存储器扩展技术 目前广泛使用的典型EPROM芯片有Intel公司生产的2716、2732、2764、27128、27256、27512等; 其容量分别为2K×8位至64K×8,512K×8 位; 封装形式:前两种为24脚双列可直插式封装，后几种为28脚双列直插式封装。 EEPROM的读写操作与SRAM, EPROM基本相同，不过变成写入的时间较长，写入一个字节需1-5ms。在大量的内容需要修改时，花费时间较多。 因EEPROM是非易失存储器，而且可以在线擦除和写入，因而非常适合在嵌入式系统中用于一些偶尔需要修改的少量的参数。 三、 闪速存储器 （2）全译码法 将低位地址总线直接与各芯片的地址线相连，高位地址总线全部经译码后作为各芯片的片选信号。 2、地址译码电路的设计 存储器地址译码电路的设计一般遵循如下步骤： ① 根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置； ② 根据所选用存储芯片的容量，画出地址分配图或列出地址分配表； ③ 根据地址分配图或分配表确定译码方法并画出相应的地址位图； ④ 选用合适器件，画出译码电路图。 例1： 某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路. 设计的一般步骤: ① 该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H~3FFFH。其中0000H~1FFFH为EPROM区，2000H~3FFFH为RAM区。 全译码法可以提供对全存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的空闲下来，以便需要时扩充. 优点：存储器的地址是连续的且唯一确定的，即无地址间 断和地址重叠。 （3）部分译码法 将高位地址线中的一部分进行译码，产生片选信号。常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。 8KB (2) CS 8KB (1) CS 8KB (3) CS 2-4 译码器 A0~A12 A13~A14 Y0 Y1 Y4 … 8KB (4) CS A15 (不参加译码） (4) 混合译码法 将线选法与部分译码法相结合的一种方法。该法将用于片选控制的高位地址分为两组，其中一组的地址采用部分译码法，经译码后的每一个输出作为一块芯片的片选信号；另一组地址则采用线选法，每一位地址线作为一块芯片的片选信号。 2KB (8) CS 2KB (1) CS 2KB (9) CS 3-8 译码器 A0~A10 A11~A13 Y0 Y1 Y7 … 2KB (10) CS A15 …. 1 1 A14 缺点：与线选法相同，存在地址重叠和地址不连续的问题。 * * 5.1 存储器概述 存储器是微型计算机系统中用来存放程序和数据的基本单元或设备。 按存储介质分：半导体存储器、磁介质存储器和光存储器。 按存储器与cpu的耦合程度分：内存和外存 1.半导体存储器的分类 a. 双极型存储器; b. MOS型存储器 2.按存取方式分类 （1）随机存取存储器RAM a. 静态RAM b. 动态RAM (一) 半导体存储器的分类及特点 （2）只读存储器