高速数字电路的设计和优化.docVIP

高速数字电路的设计和优化 由于近代科学技术发展的不断深入，高新技术层出不穷，电子技术行业也得到了前所未有的改革，开始进入了一个崭新的电气时代。高速数字电路通过电子技术和计算机技术的巧妙结合，能够集成高速变化信号在电路中所产生的电感、电容等模拟特性的电路，对整个电路的各项参数进行调整和优化，让高速数字电路系统保持一个理想的运行状态。高速数字电路设计的过程中，最需要注意的还是各个元器件的搭配，否则会对电路信号甚至是电路元器件的正常运行造成影响。但是，在实际的应用中，高速数字电路设计技术却受到一些因素的影响，例如，信号线间距离的影响、阻抗不匹配的问题、电源平面间电阻和电感的影响等，都会对高速数字电路技术的运行效率产生影响，这也是要提升高速数字技术的应用效率的重中之重。 高速数字电路 高速数字电路是一种由高速变化信号在电路中所产生的具备诸如电容、电感等具有模拟特性作用的电路，主要由电路中高速变化的信号产生的电容、电感等所形成，可以分为集中参数系统以及分布参数系统两个最主要的部分。其中，集中参数系统简化了低速数字电路设计，使其保持理想状态，所以集中参数系统不适用于高速数字电路技术，而是在低速数字电路设计中得到了广泛的应用。分布参数系统则比较适合用于高速数字电路设计。分布参数系统的概念与实际运行情况比较接近，通常认为信号时间与其所处的位置对信号的特性有着决定性作用。一般来说，信号特性的改变主要由两大因素造成，包括信号时间、信号的位置，因此元器件间的线路长度会对信号的特性产生直接影响，此外线路中信号的传输并不具备实时性。 影响高速数字电路设计的因素 信号质量在高速数字电路设计中的作用十分重要，也就是信号完整性的保持。若是无法保持信号完整性，将会造成信号失真的情况，对生成正确地址、数据和控制信号产生不利影响，从而导致系统工作出现错误，严重的甚至会导致系统崩溃。对信号完整性产生影响的因素主要有以下三点。 系统中处于信号传输线位置的阻抗不相匹配，容易形成反射噪声，这是破坏信号完整性的主要原因。阻抗是信号传输线上的关键因素，而在现阶段高速数字电路设计的过程中，却存在信号传输位置上的阻抗不相匹配的现象，如由于设计的不合理，造成阻抗增大，从而影响信号的传输。这样极易引发反射噪声，而反射噪声将会对信号造成一定的破坏，使得信号的完整性受到极大的影响。 信号线间的距离随着处于印刷板位置的电路密集度不断增大而变的愈加狭小，这就导致信号间的电磁藕合增大，以至于无法对其进行忽略处理，进而造成信号间的串扰情况越加严重，而且随着时间的推移会越来越严重。 处于芯片内的大量电路输出同时动作的过程中，因为寄生于电源平面间电感和电阻的影响，就会出现较大的瞬态电流，进而对电源线和地线上的电压产生影响，使其发生波动现象。 优化高速数字电路设计 对电路进行合理的设计，减小消除各种影响对信号完整性的影响，提高高速数字电路信号的质量，己经成为现阶段高速数字电路设计所需要解决的主要问题。针对高速数字电路信号完整性的设计主要包括两个方面内容，分别是研究不同信号在电路信号网中所产生的干扰，以及研究不同电路信号网传输信号的干扰，也就是研究反射和干扰的问题。由于电路中不相匹配的阻抗因素等影响，反射问题在低速数字电路设计中并不存在。数字电路在理想状态下的不同阻抗是相等并相互匹配的，位于数字电路传输线上的阻抗处于连续的状态，因此反射现象不会出现在线路的电流和电压中。进行数字电路设计时，阻抗过大或是过小都会导致电路传播的波形产生干扰现象，进而对信号完整性造成影响。高速数字电路设计难以使电路与临界阻抗的状态相符合，因此保持系统处于过阻抗状态是一个较为合适的方法。 高速数字电路设计中，感性串扰是应最先考虑的问题。按照有关理论可知， 电路中的电流是循环流动的，并且其已经成为一种状态，然而其被大部分数字电路设计人员忽略。信号的路线构成电流环路，电流环路能够影响电路中的电感，其中的电流同样也受电磁场的影响而发生相应的变化。设计者应使电路中的电流环路尽可能减少，从而使感性串扰得到明显控制，设计高速数字电路，一般能够采用两种策略来实行，也就是增加线路距离或者减小电流环路面积，从而保证高速数字电路信号的完整性，提高电路信号的质量。 在高速数字电路的设计中，低电压元器件是其中必不可少的因素，其一定程度上影响到电源的稳定性，因此对对高速数字电路电源进行设计也是必不可少的。电源的稳定性，其是指电源的波形质量。高速数字电路设计中，线路器件在某种情况下将产生感应电流，并且电流量较大，此外数字电路也将产生较大的信号回路阻抗，主要由电感强度过大导致。以上因素均会对电源的稳定性产生影响。 电源是高速数字电路技术的重要组成元件，通过以上的分析得知，高速数字电路设计中，由于受到电源平面间电阻和电感的影响，使得电源运行过程中会出现过电压的