微机原理第4章-总线.pptVIP

第4章：等待状态Tw的插入 2, 最小组态下的时序（基本时序） 1) 存储器读总线周期：CPU从存储器读数据 2) 存储器写总线周期：CPU将数据写入存储器 3) I/O读总线周期； 4) I/O写总线周期； 1)存储器读周期（以存储单元为源操作数的指令引起） READY （高电平） DT/R* DEN* T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 A15 ~ A8 AD7 ~ AD0 A15 ~ A8 A7 ~ A0 输入数据 A19 ~ A16 S6 ~ S3 IO/M* RD* 1)存储器读周期（此时WR*无效） T1: IO/M*=0 (至T4 ),选中存储器； 输出20位存储器地址A19 ~ A0(应保持至T4)； ALE=1，地址锁存信号； DT/R*=0，可连接245芯片（读数，接收） T2：A19~A16→S6~S3(至T4 ); AD7~AD0→高阻态（准备读数）； RD*=0，明确存储器读入操作； DEN*=0，可连接245芯片（选通，工作） T3（和Tw）： AD7~AD0数据输入至数据总线 T4：CPU对数据总线采样，读入了数据 一般：T1+T2+T3+T4为1个总线周期 2)存储器写周期（以存储单元为目的操作数的指令引起） T