Verilog硬體描述語言(VerilogHDL).pptVIP

規格: Tvrl = Thgl + Thgf + Thyl Thrl = Tvgl + Tvgf + Tvyl Thgl , Thgf , Thyl, Tvgl , Tvgf , Tvyl 六個時間為可調整 紅綠燈控制各狀態說明 Top-level design Sub-module design 通行方向計時器 綠燈閃爍控制 (option) 繪出此一紅綠燈控制電路中「計數式有限狀態機」之狀態圖 使用 Verilog HDL 描述有此一紅綠燈控制電路 計數式有限狀態機 通行方向計時器 (option) 可重新載入初值下數計數器 四位數多工顯示器控制模組 時序模擬 選用之 FPGA 編號: EPF10K20RC240-4 依 DIGDIP 模組完成紅綠燈控制電路 FPGA 接腳指定 功能 (Function) 及硬體面積 (LC)驗證 紅綠燈控制電路 FPGA 實現 使用 IDS 軟體將完成模擬的電路下載至「XM240 FPGA發展板」中之 FPGA 完成 IC 實作 參考資料: 第九章 (儒林) * H. C. Chen / NUU EE, Taiwan Verilog HDL Lab * 實驗十二: 紅綠燈控制電路設計 Due: Jan. 3, 2008 實驗內容 實驗內容 (續)