7第二章组合逻辑电路基础2.3-2.4.ppt

（7-*/34） 与阵列 (可编程) 或阵列 （固定） 熔丝工艺 3. 可编程逻辑阵列PAL I0 I1 I2 O2 O1 O0 PAL可实现最简与或式 （7-*/34） 专用组合输出结构 3. 可编程逻辑阵列PAL （7-*/34） 例: 编程后的PAL电路 3. 可编程逻辑阵列PAL （7-*/34） IX I/O 带反馈的阵列型结构 （可编程I/O结构） 3. 可编程逻辑阵列PAL （7-*/34） 第二章 小 结 无记忆功能 组合电路 门电路 半导体器件 OC OD TS MSI TTL CMOS 加法器 数值比较器 编码器 译码器 数据选择器 器件的功能 常用型号芯片引脚 芯片的功能扩展 TG 作业题 P77 ：2.19(不画图) 2.20 P98 ：3.1 预习： 3.1 3.2 拒绝伪码。 * LCD：在没有加电场时，液晶分子按一定方向排列整齐，呈白色，加上电压时正离子互相碰撞无序排列，呈灰色，，从背景上显示出来。 * 1.形状 2.连接方式，共阴极，使其发光，接高电平，一般要加上限流电阻。 3.接法，加上显示译码器，引出显示译码器的功能。 * 共阳极，使其接低电平。 * LCD的优点：工作电流小，功耗低 缺点：响应速度慢，亮度低 * * * * 数据分配器是A2A1A0选择不同的端口，将数据分配给它；而数据选择器是A2A1A0从多路信号中选择一路数据将其传送出去。 * 输入分两类，一类是数据输入端，有2n个，一类是地址输入端，有n个。 地址输入端负责从数据输入端选择数据从输出端输出。 地址和数据一一对应，比如，三位地址对应8个数据输入，地址为000则D0被选中，则D0的地址为000. * 根据真值表可板书其逻辑式。 * 74153：2个地址端，4个数据端，四选一数据选择器。 74151：3个地址端，8个数据端，8选一数据选择器。 * 1.首先明白要实现一个什么样的真值表，给出一个8选1的功能表，有三个地址端，8个数据输入端。 2.可以用两个四选一构成，8个数据输入端，怎么样构建三个输入端呢？ 从功能表上可以明白，有两个四选一的功能，A2=0时，使第一片工作，A2=1时，第二片工作，怎样实现。 3.输出怎么接？那一片工作从那一片上输出。 * 1.常用于总线结构中，也可以在其它数字系统中使用。 2.接受信号叫缓冲器，发送信号叫驱动器，叫法不同，但是东西是一样的。 3.其作用由两个,一总线隔离，二恢复信号（好像是信号一路奔波劳累，在此歇歇脚，补充一下体力，又满血出发） 4.当G=1时，输出高阻态，G=0时正常输出。 可实现双向传输。例如声卡，网卡，数据采集卡等。 * * * * LDPLD :1000/500门以下 * P.388 * * 组合型PLD属于低密度可编程逻辑器件，组成 结构P.72 * P.392 * P.394图8.3.3 * P.393 * P.394图8.3.3 * P.394图8.3.3 Your Text 第2章 组合逻辑电路基础 数字技术基础 第 2 章 组合逻辑电路基础 2.1 组合逻辑电路的概念 2.2 逻辑门电路 2.3 常用组合逻辑模块 2.4 组合型可编程逻辑器件 （7-*/34） 　　 BCD 译码器又称为二-十进制译码器，它是把 二-十进制代码翻译成10个十进制数字信号的电路。 2. BCD 译码器 4 线-10 线译码器74LS42 Y1 Y0 Y3 Y4 Y2 Y5 Y6 Y7 Y8 Y9 A0 A1 A2 74LS42 A3 （7-*/34） 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 伪 码 0 1 1 1 1 1 1 1 1 1 1 0 0 1 9 1 0 1 1 1 1 1 1 1 1 0 0 0 1 8 1 1 0 1 1 1 1 1 1 1 1 1 1 0 7 1 1 1 0 1 1 1 1 1 1 0 1 1 0 6 1 1 1 1 0 1 1 1 1 1 1 0 1 0 5 1 1 1 1 1 0 1 1 1 1 0 0 1 0 4 1 1 1 1 1 1 0 1 1 1 1 1 0 0 3 1 1 1 1 1 1 1 0 1 1 0 1 0 0 2 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1