- 1、本文档共235页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * * * * * * * * * * * 典型维持阻塞D触发器 Q D’ CP D D’ D’ D 1 1 CP=0 无论D端状态怎样变化,都保持原有状态不变 G3=1 G4=1 G3 G4 Q 典型维持阻塞D触发器 Q D’ CP=1 D=1 0 0 1 1 G3=1 G4=0 G3 G4 1 1 1 1 0 0 1 CP=1 触发器在时钟脉冲的上升边沿将D端的数据可靠地置入 Q 典型维持阻塞D触发器 Q D’ CP=1 D 1 G3 G4 1 1 0 1 0 0 1 CP=1 G3=1 G4=0 1 G6 G6=1 Qn+1=1 Q 典型维持阻塞D触发器 R S Q D D’ CP SD RD 该触发器在上升沿过后的时钟脉冲期间,D的值可以随意改变,触发器的状态始终以时钟脉冲上升沿时所采样的值为准 由于利用了脉冲的边沿作用和维持阻塞作用,从而有效地防止了“空翻”现象 Q * * * * * TTL与非门各级工作状态 * TTL与非门各级工作状态 * TTL与非门各级工作状态 * * * * * * * * * * * * Qn+1=TQ+TQ =T⊕Q T=0, remain same T=1, toggle 次态方程 R’ S’ Q T CP Q 时钟控制触发器 电位控制触发器 触发器状态转移被控制在一个约定的时间间隔内,而不是控制在某一时刻。 CP=0,触发器保持状态不变 CP=1,触发器在输入信号作用下发生状态变化 存在空翻的问题 CLK D Q “空翻” 同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象 “空翻”原因 在时钟脉冲作用期间,输入信号直接控制着触发器状态的变化 CP为1时,输入信号发生变化,触发器状态会跟着变化 时钟宽度控制不够 CP为1时间过长,输入的多次变化得到完全响应,使得一个时钟脉冲作用期间触发器多次翻转 “空翻”将造成状态的不确定和系统工作的混乱,这是不允许的。 时钟控制触发器 CLK J K Q 主从钟控触发器master-slaveflip-flop 主从触发器可以看作是两个简单触发器串联而成。 主从R-S触发器 S R G5 G6 G7 G8 CP master slave Q G1 G2 G3 G4 MQ Q MQ SD RD 1 G9 S R G5 G6 G7 G8 CP master slave Q G1 G2 G3 G4 MQ Q MQ SD RD 1 G9 主从R-S触发器 output 从触发器的输入 主从触发器的时钟反相 1 G9 S R G5 G6 G7 G8 CP master slave Q G1 G2 G3 G4 MQ Q MQ SD RD 1 G9 主从R-S触发器 直接置1端 直接置0端 IS IR S R G5 G6 G7 G8 CP master slave Q G1 G2 G3 G4 MQ Q MQ SD RD 1 G9 主从R-S触发器工作原理 CP=1, 从触发器锁定, 主触发器正常响应 0 0 1 1 1 1 S R G5 G6 G7 G8 CP master slave Q G1 G2 G3 G4 MQ Q MQ SD RD 1 G9 主从R-S触发器工作原理 当 CP从1跳变为0, 主触发器锁定, 从触发器翻转 1 1 1 1 0 0 工作原理 “前沿采样,后沿定局” 在时钟脉冲的前沿(上升沿) 主触发器接收输入信号并暂存到主触发器中,此时从触发器被封锁,保持原状态不变 在时钟脉冲的后沿(下降沿) 主触发器状态传送到从触发器,从触发器状态由主触发器状态决定,两者状态相同; 即整个触发器输出变到新的状态;而此时主触发器本身被封锁,不受输入信号变化的影响。 工作原理 由于整个触发器的状态变化是在时钟脉冲的后沿发生的,因此解决了空翻的问题。 S R MQ CP SQ 典型波形 图中的RD和SD分别为直接置0端和直接置1端。 逻辑符号中时钟端的小圆圈表示触发器状态的改变是在时钟脉冲的后沿(下降沿)产生的 主从JK触发器 S R S R 主从J-K触发器可以看作是两个简单触发器串联而成。 主从J-K触发器 K J G5 G6 G7 G8 CP master slave Q G1 G2 G3 G4 1 G9 MQ Q MQ SD RD 主触发器的输出是从触发器的输入 从触发器的输出又反馈到主触发器的输入 K J G5 G6 G7 G8 CP master slave Q G1 G2 G3 G4 1 G9 MQ Q MQ SD
文档评论(0)