整个系统说明.doc-csto.docVIP

一、整体基带系统框架： 上图中的信号接口部分对应着原理图：Signal_interface.Sch ，下面的原理里框起来的部分即是。 整个系统进来的和出去的都是差分信号，AD8138是缓冲数据的作用，差分到差分的数据缓冲作用。对外接口采用网卡接口，采用自定义的方式，如下面的表格所示，Vcom为共模信号，控制输出信号的共模电压。 FPGA采用的665引脚的XC5VSX35T。 二、FPGA与ADC接口电路 ADS62P49重要管脚说明 管脚名称 功能 CLKP/M 差分时钟输入 INP_A,INM_A 差分模拟输入，A通道 INP_B,INM_B 差分模拟输入，B通道 VCM 内部参考模式时为共模电压输出外部参考模式时为参考电压输入 CLKOUTP/M 差分时钟输出 CTR[1..3] 数字控制引脚，用来控制各种掉电模式 DA[0..13] 差分数据输出，A通道 DB[0..13] 差分数据输出，B通道 XC5VSX50T的所有I/O口均支持LVDS电平标准，可以将ADC信号接口直接与FPGA相连。图为FPGA与ADS62P49的连接图。 XC5VSX50T共有12个BANK，其中BANK0为专用配置分组。由于Virtex-5系列支持的是2.5V的LVDS，故在设计中要注意，ADC接口信号所连接BANK的电压应为2.5V。由于Virtex-5系列在