EDA技术及应用-VHDL版(第三版)(潭会生)第7章资料.ppt

　7.1 实验一：8位加法器的设计1．实验目的(1) 学习Quartus Ⅱ/ISE Suite/ ispLEVER软件的基本使用方法。(2) 学习GW48-CK或其他EDA实验开发系统的基本使用方法。(3) 了解VHDL程序的基本结构。 　　2．实验内容　　设计并调试好一个由两个4位二进制并行加法器级联而成的8位二进制并行加法器，并用GW48-CK或其他EDA实验开发系统(事先应选定拟采用的实验芯片的型号)进行硬件验证。 　　3．实验要求　　(1) 画出系统的原理框图，说明系统中各主要组成部分的功能。　　(2) 编写各个VHDL源程序。　　(3) 根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。　　(4) 根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。　　(5) 记录系统仿真、逻辑综合及硬件验证结果。　　(6) 记录实验过程中出现的问题及解决办法。　　4．参考资料　　本书4.3节、4.4节、4.5节、5.1节、5.2节和6.1节。 7.2 实验二：序列检测器的设计　　1．实验目的　　(1) 熟悉Quartus Ⅱ/ISE Suite/ ispLEVER软件的基本使用方法。　　(2) 掌握GW48-CK或其他EDA实验开发系统的基本使用方法。　　(3) 学习VHDL程序中数据对象、数据类型、