第一章-2cpdfpga.pptVIP

第1章 可编程逻辑器件简介 （2) 1.3基于乘积项的CPLD结构 乘积项结构CPLD的逻辑实现原理 CPLD将以下面的方式来实现 一、ispLSI 1016的结构和特点 2. ispLSI 1016的结构框图——引脚图 3. ispLSI 1016的结构框图——功能框图 1) 集总布线区GRP（Global Routing Pool） GLB结构： 3) 输入输出单元IOC（Input Output Cell） 4) 输出布线区ORP（Output Routing Pool） 5) 时钟分配网络CDN（Clock Distribution Network） 6) 大块结构（Megablock） 1.4基于查找表结构（LUT)的FPGA结构 查找表（Look-Up-Table)的原理与结构 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个SRAM(静态随机读写存储器）。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的SRAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入SRAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 4输入与门的例子 1.4选择CPLD