接口技术第5章存储器系统概念.ppt

其余还有6116（2K×8）、62128（16K×8） 62256（32K×8）…… 课程实验平台使用了2片61c256（32k x 8）构成系统的64k基本内存 典型的EPROM电路还有： 2716(2K×8)、2732(4K×8)、27128(16K×8)、27256(32K×8) 典型的EEPROM电路有： 2816、2817、2864…… 课程实验平台使用了2片w27c512（64k x 8）EEPROM存放监控程序等 片内地址线：EPROM＝4K=212,A12~A1， A13二次译码 RAM＝8K=213,A13~A1 片选地址线（译码器输入端）:A16~A14 剩余地址线：A19~A17→G2A 确定译码器控制端的连线: 确定译码器输出与芯片组的连接 控制信号的连接 片内地址线：EPROM＝4K=212,A12~A1， A13二次译码 RAM＝8K=213,A13~A1 片选地址线（译码器输入端）:A16~A14 剩余地址线：A19~A17→G2A 确定译码器控制端的连线: 确定译码器输出与芯片组的连接 控制信号的连接 接口任务 用二片61C256静态RAM构成系统的64K基本内存，存放用户程序/数据，地址范围为00000H-0FFFFH。 用二片W27C512 EEPROM（64K），EP1存放监控程序， 地址范围F0000H－FFFFFH * 74LS138连接示例 E3 E2 E1 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 ＋5V A19 A18 A17 A16 A15 * 74LS138功能表 片选输入 编码输入 输出 E3 E2* E1* C B A Y7* ~ Y0* 1 0 0 0 0 0仅Y0*有效） 0 0 1仅Y1*有效） 0 1 0仅Y2*有效） 0 1 1仅Y3*有效） 1 0 0仅Y4*有效） 1 0 1仅Y5*有效） 1 1 0仅Y6*有效） 1 1 1仅Y7*有效） 非上述情况 ×××全无效） * 07/16/96 * ## A17 A18 A19 + CE CE A0 BHE 存储器空间的分配和使用 扩展内存 XMS FFFFFH 64K高端内存 HMA C8000H ROM扩展、系统BIOS地址 384KB 上位存储器 （UM） C0000H VGABIOS B8000H 彩色字符模式视频缓冲区 B0000H 单色字符模式视频缓冲区 A0000H 图形模式视频缓冲区 可用空间 640KB 主存储器 临时程序区 TPA 系统程序 （DOS的驻留部分、驱动程序等） 00500H DOS数据区 00400H BIOS数据区 00000H 中断向量表 DOS操作系统的内存安排 控制信号的连接 M*/IO RD*、WR* ALE、DEN READY、WAIT DT/R* * * 存储芯片的读写控制 芯片OE*与系统的读命令线相连 当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线 芯片WE*与系统的写命令线相连 当芯片被选中、且写命令有效时，允许总线数据写入存储芯片 * 存储芯片与CPU的配合 存储芯片与CPU总线的连接，还有两个很重要的问题： CPU的总线负载能力 CPU能否带动总线上包括存储器在内的连接器件 存储芯片与CPU总线时序的配合 CPU能否与存储器的存取速度相配合 * 总线驱动 CPU的总线驱动能力有限 单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动 双向传送的数据总线，可以采用三态双向驱动器来加以驱动 * 时序配合 分析存储器的存取速度是否满足CPU总线时序的要求 如果不能满足： 考虑更换芯片 总线周期中插入等待状态TW 切记：时序配合是连接中的难点 * *8086的16位存储器接口 数据总线为16位，但存储器按字节进行编址 用两个8位的存储体(BANK)构成16位 BANK1 奇数地址 BANK0 偶数地址 D15-D0 D7-D0 D15-D8 A19-A0 译码器 控制信号 体选信号 和读写控制 如