本科毕设论文—基于fpga的直接数字频率合成器的设计说明书.docVIP

毕业设计论文 基于FPGA的直接数字频率合成器的设计 摘要 在频率合成领域，常用的频率合成技术有直接模拟合成、模拟锁相环、小数分频锁相环等，直接数字频率合成（Direct Digital Frequency Synthesis ，DDFS，简称DDS）Design of direct digital frequency synthesizer based on FPGA Abstract In Frequency domain, the common Synthesis technology has Direct simulation, phase lock loop simulation, decimal Frequency and phase lock loop, Direct Digital Frequency Synthesis (as some DDFS, Digital, referred to as spurious bio-synthesis) in recent years is the new Frequency Synthesis technology. The structure and principles of Direct Digital Frequency Synthesizer is introduced. Also a detailed design and the method of program realization based on FPGA are introduced. The result of simulation shows that the design is simple and feasible, convenient and flexible, high universality, writeable various FPGA chip, the highest frequency can be 100 million times. Ratiofor quality to price. Keywords Direct Digital frequency Synthesizer(DDS) FPGA 前言 在频率合成领域，常用的频率合成技术有直接模拟合成、模拟锁相环、小数分频锁相环等，直接数字频率合成（DDS） 目录 1 DDS原理 1 1.1 直接模拟（DAS） 1 1.2 间接式频率合成（PLL） 1 1.3 直接数字频率合成（DDS） 2 2 系统设计 6 2.1 微控制器接口模块 8 2.2 相位累加寄存器 8 2.3 双端口RAM 8 3 模块设计与实现 15 3.1 微控制器接口模块 15 3.1.1 分频寄存器（FWORD1-FWORD4) 16 3.1.2 控制寄存器（DDSCR) 16 3.1.3 数据输入寄存器（DATA） 17 3.2 比例乘法器模块 31 3.3 相位累加器模块 37 3.4 双端口RAM模块 39 致 谢 48 参考文献 49 DDS原理 顾名思义频率合成技术，就是能从一个高稳定和准确度的标准频率中产生千百万个同一高稳定度和准确度的频率。频率合成技术广泛地应用于通信、导航、雷达、仪器仪表、军事装备等领域、现代的电子系统对频率合成器提出越来越高的要求，主要表现在：转换速度快、频段宽、步进间隔小、杂散小、体积小、重量轻、功耗低等。随着大规模集成电路的发展，频率合成技术日趋完善，目前，主要有以下几种方式。 1.1 直接模拟（DAS） 直接模拟合成技术是通过对标准参考频率进行加、减、乘、除运算而合成一系列相干频率，其换频率速度主要由电路部件响应速度决定，相位噪声指标也还不错。主要技术问题是杂波干扰，由于直接模拟合成引入了大量的混频器、倍频器、分频器，这些非线性的部件使得杂波抑制相当困难、在实际应用中，这种技术的电路结构比较复杂，体积、重量、成本等方面缺点大大限制其应用、 1.2 间接式频率合成（PLL） 间接式频率合成技术重要有鉴频器、环路滤波器、压控振荡器、分频器等4个基本部件构成，如下图1-1所示。锁相环是一个相位误差反馈控制系统，它比较输入信号和压控振荡器经分频后输出信号之间的相位差，从而产生误差控制电压来调整压控制振荡器的输出频率，以达到与输入信号倍频的关系。锁相环的频率转换速度与环路滤波器的带宽有关，环路带宽越宽，转换速度越快，而环路带宽又取决于鉴相器频率。才用这种技术产生的频谱较纯，系统体积小、重量轻、成本低、易集成，具有广泛的应用前景。但是，它也