VHDL硬件描述语言与数字逻辑电路设计 第8章.ppt

　　在前面几章中对VHDL语言的语句、语法及利用VHDL语言设计逻辑电路的基本方法作了详细介绍。为了使读者深入理解使用VHDL语言设计逻辑电路的具体步骤和方法，本章以常用的基本逻辑电路设计为例，再次对其进行详细介绍，以使读者初步掌握用VHDL语言描述基本逻辑电路的方法。 　　　　本节所要叙述的组合逻辑电路有简单门电路、选择器、译码器、三态门等。8.1.1 简单门电路　　简单门电路包括2输入“与非”门、集电极开路的2输入“与非”门、2输入“或非”门、反相器、集电极开路的反相器、3输入“与”门、3输入“与非”门、2输入“或”门和2输入“异或”门等，它们是构成所有逻辑电路的基本电路。 图8-1 2输入“与非”门电路 　　1．2输入“与非”门电路　　2输入“与非”门电路的逻辑表达式为　　y=??(a∧b)　　其逻辑电路图如图8-1所示。　　利用VHDL语言描述2输入“与非”门有多种形式，现举两个例子加以说明。 　　【例8-1】 用VHDL语言描述2输入“与非”门电路示例一。　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY nand2 IS　　PORT (a, b:?IN STD_LOGIC;　　y:?OUT STD_LOGIC);　　END ENTITY nand2;　　ARCHITECTURE