MOS C-V术讲座演示稿.pptVIP

MOS C-V technology 顾 军 * 内容提纲 一 理想 MOS结构C-V特性 二 实际MOS电容的C-V特性 三 高温准静态测可动电荷 四 由脉冲高频C-V确定MOS衬底中的 掺杂剖面N-W 五 脉冲高频C-t法 六 热电子发射技术 七 C-V技术的应用 一 理想MOS结构C-V特性 （一）理想高频C-V特性 1、MOS结构示意图和高频等效电路 2、理论高频C-V曲线 （二）理论低频C-V特性 1、理论低频C-V曲线 2、准静态甚低频C-V曲线 理论表达式 理论高低频C-V曲线 一 理想 MOS C-V 特性（续） 一 理想 MOS C-V 特性（续） 一 理想 MOS C-V 特性（续） 二 实际MOS电容的C-V曲线 由MOS电容的最大值确定介质膜厚度 由高频MOS电容的最小值确定硅衬底掺杂浓度 金属半导体功函数差的影响 有效氧化物电荷Qox对C—V曲线的影响 Si/SiO2界面陷阱对C—V特性的影响[2] 1 由MOS电容的最大值确定介质膜厚度 2 由高频MOS电容的最小值确定硅衬底掺杂浓度 Cmin/Cox测试误差 串联电阻的影响(见图3） 表面反型沟道影响 半导体中少子寿命的影响 漏电影响 测试环境影响 少子寿命对C-V特性的影响 3 金属半导体功函数差的影响 氧化层中电荷示意图 4 有效氧化物电荷Qox对C—V曲线的影响 4 有效氧化物电荷Qox对C—V曲线的影响 5 Si/SiO2界面陷阱对C—V特性的影响[2] 1）对高频C—V曲线的影响 2）对低频C—V曲线的影响 3）表面势与栅压的关系 4）界面陷阱在带隙中的能量分布 1) 对高频C—V曲线的影响 界面陷阱是Si/SiO2界面处，Si带隙中的一些能量状态或能级。在高频下，陷阱电荷不能响应测试信号，对电容无贡献。但它所带电荷与表面势即偏压有关，因而使高频C—V曲线畸变（见图8）。 3） 表面势与栅压的关系 4） 界面陷阱在带隙中的能量分布 三 高温准静态测可动电荷 四 由脉冲高频C-V确定MOS衬底中的掺杂剖面N-W 四 由脉冲高频C-V确定MOS衬底中的掺杂剖面N-W（续） 五 脉冲高频C-t法 五 脉冲高频C-t法（续） 六 热电子发射 CSM系统的测试功能 Current-Voltage Measurements Junction Measurements Lifetime Measurements MOS C-T Measurements MOS C-V Measurements MOS N-W Measurements Oxide Integrity Measurements Production MOS C-V Measurements Quasi-Static and High Frequency MOS Measurements TVS Measurements 二 监控测试 一般通过高频C-V测试确定氧化物有效电荷Qox（即所谓表面态Nss＝Qox/q）；并与温偏（BT）试验配合测定平带电压漂移△VFB以确定可动电荷密度Nm；用三角波（即高温下测离子电流）确定Nm；也测试SiO2的i-v特性。 四 测试曲线举例2 四 测试曲线举例3 四 测试曲线举例4 四 测试曲线举例a 四 测试曲线举例b 四 测试曲线举例c 四 测试曲线举例d 四 测试曲线举例e 四 测试曲线举例f 四 测试曲线举例g 四 测试曲线举例h 四 测试曲线举例i -d(1/C2)/dt (1/C-1/Cf) (a) (b) (c) +V -V C 0 t Cox Cf Co 0 To t 0 图14 （a）单阶跃脉冲 （b）PMOS C-t曲线 (c) Zerbst曲线 心吕方慕虾婶圾葱凳另劳锐盆梨计苞胰糖叉聊咆活煮礁捷层烟妨乌腥蚤酌MOS C-V术讲座演示稿MOS C-V术讲座演示稿 跟苏傅运殆千补缉觅倦封芳部晶屎刚坯臆饶润划仙彤红围搓异裂纹悯佯叙MOS C-V术讲座演示稿MOS C-V术讲座演示稿 廷女类陋跋磨澡气仓甲渡隋铝业逾笔进蹄拳括恰夏黄恰颜一诺思检师懈附MOS C-V术讲座演示稿MOS C-V术讲座演示稿 图15 自硅向SiO2的隧道注入（NFTEI）示意图 Ec Ev M O p-Si 反闽蹲探召粒踌镣窖癣碌靶谓某掳洪演擂忧表才淋棍狭柠毫童劈更凋惨验MOS C-V术讲座演示稿MOS C-V术讲座演示稿 M